Xilinx ISE mit ModelSim_SE

Document Sample
Xilinx ISE mit ModelSim_SE Powered By Docstoc
					                                Xilinx ISE und ModelSim

Xilinx ISE 6.3

            C:\XILINX_63

ModelSim XE II 5.8c

            C:\Modeltech_xe_58c_starter

      Xilinx-Lib für ISE 6.3: Diese Bibliothek enthält die Xilinx-Primitives zur Simulation
      der synthetisierten Schaltung mit ModelSim. Sie wird von Xilinx bereitgestellt und mit
      der Xilinx-Edition des Simulators Modelsim mitgeliefert.
      Pfad:

                    C:\Modeltech_xe_58c_starter\xilinx

ModelSim SE 5.7f

            C:\FPGAdv62LS\Modeltech\win32\modelsim.exe

      Xilinx- ISE 6.3-Lib für ModelSim: (wird zur Xilinx-Edition von ModelSim
      mitgeliefert)

                    C:\Modeltech_xe_58c_starter\xilinx

       Die Einbindung der Xilinx-Library erfordert den Eintrag der VHDL-Sektion (bzw. der
       Verilog-Sektion) mit den Pfadangaben für die Xilinx-Primitives in die INI-Datei. Die
       Sektionen könnnen aus der INI-Datei der Xilinx-Edition des Simulators Modelsim
       entnommen werden.
       Achtung: Die verwendete ModelSim-SE Version muss zur ModelSim-XE Version
       passen..

            C:\FPGAdv62LS\Modeltech \modelsim.ini

              ; VHDL Section
              unisim = $MODEL_TECH/../xilinx/vhdl/unisim
              simprim = $MODEL_TECH/../xilinx/vhdl/simprim
              xilinxcorelib = $MODEL_TECH/../xilinx/vhdl/xilinxcorelib
              aim = $MODEL_TECH/../xilinx/vhdl/aim
              pls = $MODEL_TECH/../xilinx/vhdl/pls
              cpld = $MODEL_TECH/../xilinx/vhdl/cpld

              ; Verilog Section
              unisims_ver = $MODEL_TECH/../xilinx/verilog/unisims_ver
              uni9000_ver = $MODEL_TECH/../xilinx/verilog/uni9000_ver
              simprims_ver = $MODEL_TECH/../xilinx/verilog/simprims_ver
              xilinxcorelib_ver = $MODEL_TECH/../xilinx/verilog/xilinxcorelib_ver
              aim_ver = $MODEL_TECH/../xilinx/verilog/aim_ver
              cpld_ver = $MODEL_TECH/../xilinx/verilog/cpld_ver

             $MODEL_TECH/.. ersetzen durch C:\Modeltech_xe_58c_starter\xilinx
                                Xilinx ISE und ModelSim

Xilinx ISE 7.1

            C:\XILINX_71

ModelSim XE III 6.0a

            C:\Modeltech_xe_60a_starter

      Xilinx-Lib für ISE 7.1: Diese Bibliothek enthält die Xilinx-Primitives zur Simulation
      der synthetisierten Schaltung mit ModelSim. Sie wird von Xilinx bereitgestellt und mit
      der Xilinx-Edition des Simulators Modelsim mitgeliefert.
      Pfad:

                    C:\Modeltech_xe_60a_starter\xilinx

ModelSim SE 6.0d

            C:\ Modelsim_SE_60d\win32\modelsim.exe

      Xilinx- ISE 7.1-Lib für ModelSim: (wird zur Xilinx-Edition von ModelSim
      mitgeliefert)

                    C:\Modeltech_xe_60a_starter\xilinx

       Die Einbindung der Xilinx-Library erfordert den Eintrag der VHDL-Sektion (bzw. der
       Verilog-Sektion) mit den Pfadangaben für die Xilinx-Primitives in die INI-Datei. Die
       Sektionen könnnen aus der INI-Datei der Xilinx-Edition des Simulators Modelsim
       entnommen werden.
       Achtung: Die verwendete ModelSim-SE Version muss zur ModelSim-XE Version
       passen..

            C:\ Modelsim_SE_60d\modelsim.ini

              ; VHDL Section
              unisim = $MODEL_TECH/../xilinx/vhdl/unisim
              simprim = $MODEL_TECH/../xilinx/vhdl/simprim
              xilinxcorelib = $MODEL_TECH/../xilinx/vhdl/xilinxcorelib
              aim = $MODEL_TECH/../xilinx/vhdl/aim
              pls = $MODEL_TECH/../xilinx/vhdl/pls
              cpld = $MODEL_TECH/../xilinx/vhdl/cpld

              ; Verilog Section
              unisims_ver = $MODEL_TECH/../xilinx/verilog/unisims_ver
              uni9000_ver = $MODEL_TECH/../xilinx/verilog/uni9000_ver
              simprims_ver = $MODEL_TECH/../xilinx/verilog/simprims_ver
              xilinxcorelib_ver = $MODEL_TECH/../xilinx/verilog/xilinxcorelib_ver
              aim_ver = $MODEL_TECH/../xilinx/verilog/aim_ver
              cpld_ver = $MODEL_TECH/../xilinx/verilog/cpld_ver

             $MODEL_TECH/.. ersetzen durch C:\Modeltech_xe_60a_starter\xilinx
                                Xilinx ISE und ModelSim

Xilinx ISE 8.1

            C:\XILINX_81

ModelSim XE III 6.0d

            C:\Modeltech_xe_60d_starter

      Xilinx-Lib für ISE 8.1: Diese Bibliothek enthält die Xilinx-Primitives zur Simulation
      der synthetisierten Schaltung mit ModelSim. Sie wird von Xilinx bereitgestellt und mit
      der Xilinx-Edition des Simulators Modelsim mitgeliefert.
      Pfad:

                    C:\Modeltech_xe_60d_starter\xilinx

ModelSim SE 60e

            C:\ Modelsim_SE_60e\win32\modelsim.exe

      Xilinx- ISE 8.1-Lib für ModelSim: (wird zur Xilinx-Edition von ModelSim
      mitgeliefert)

                    C:\Modeltech_xe_60d_starter\xilinx

       Die Einbindung der Xilinx-Library erfordert den Eintrag der VHDL-Sektion (bzw. der
       Verilog-Sektion) mit den Pfadangaben für die Xilinx-Primitives in die INI-Datei. Die
       Sektionen könnnen aus der INI-Datei der Xilinx-Edition des Simulators Modelsim
       entnommen werden.
       Achtung: Die verwendete ModelSim-SE Version muss zur ModelSim-XE Version
       passen..

            C:\ Modelsim_SE_60e\modelsim.ini

              ; VHDL Section
              unisim = $MODEL_TECH/../xilinx/vhdl/unisim
              simprim = $MODEL_TECH/../xilinx/vhdl/simprim
              xilinxcorelib = $MODEL_TECH/../xilinx/vhdl/xilinxcorelib
              aim = $MODEL_TECH/../xilinx/vhdl/aim
              pls = $MODEL_TECH/../xilinx/vhdl/pls
              cpld = $MODEL_TECH/../xilinx/vhdl/cpld

              ; Verilog Section
              unisims_ver = $MODEL_TECH/../xilinx/verilog/unisims_ver
              uni9000_ver = $MODEL_TECH/../xilinx/verilog/uni9000_ver
              simprims_ver = $MODEL_TECH/../xilinx/verilog/simprims_ver
              xilinxcorelib_ver = $MODEL_TECH/../xilinx/verilog/xilinxcorelib_ver
              aim_ver = $MODEL_TECH/../xilinx/verilog/aim_ver
              cpld_ver = $MODEL_TECH/../xilinx/verilog/cpld_ver

             $MODEL_TECH/.. ersetzen durch C:\Modeltech_xe_60d_starter\xilinx
                                Xilinx ISE und ModelSim

Xilinx ISE 8.2

            C:\XILINX_82

ModelSim XE III 6.1e

            C:\Modeltech_xe_61e_starter

      Xilinx-Lib für ISE 8.2: Diese Bibliothek enthält die Xilinx-Primitives zur Simulation
      der synthetisierten Schaltung mit ModelSim. Sie wird von Xilinx bereitgestellt und mit
      der Xilinx-Edition des Simulators Modelsim mitgeliefert.
      Pfad:

                    C:\Modeltech_xe_61e_starter\xilinx

ModelSim SE 61e

            C:\ Modelsim_SE_61e\win32\modelsim.exe

      Xilinx- ISE 8.2-Lib für ModelSim: (wird zur Xilinx-Edition von ModelSim
      mitgeliefert)

                    C:\Modeltech_xe_61e_starter\xilinx

       Die Einbindung der Xilinx-Library erfordert den Eintrag der VHDL-Sektion (bzw. der
       Verilog-Sektion) mit den Pfadangaben für die Xilinx-Primitives in die INI-Datei. Die
       Sektionen könnnen aus der INI-Datei der Xilinx-Edition des Simulators Modelsim
       entnommen werden.
       Achtung: Die verwendete ModelSim-SE Version muss zur ModelSim-XE Version
       passen..

            C:\ Modelsim_SE_61e\modelsim.ini

              ; VHDL Section
              unisim = $MODEL_TECH/../xilinx/vhdl/unisim
              simprim = $MODEL_TECH/../xilinx/vhdl/simprim
              xilinxcorelib = $MODEL_TECH/../xilinx/vhdl/xilinxcorelib
              aim = $MODEL_TECH/../xilinx/vhdl/aim
              pls = $MODEL_TECH/../xilinx/vhdl/pls
              cpld = $MODEL_TECH/../xilinx/vhdl/cpld

              ; Verilog Section
              unisims_ver = $MODEL_TECH/../xilinx/verilog/unisims_ver
              uni9000_ver = $MODEL_TECH/../xilinx/verilog/uni9000_ver
              simprims_ver = $MODEL_TECH/../xilinx/verilog/simprims_ver
              xilinxcorelib_ver = $MODEL_TECH/../xilinx/verilog/xilinxcorelib_ver
              aim_ver = $MODEL_TECH/../xilinx/verilog/aim_ver
              cpld_ver = $MODEL_TECH/../xilinx/verilog/cpld_ver

             $MODEL_TECH/.. ersetzen durch C:\Modeltech_xe_61d_starter\xilinx
Xilinx ISE und ModelSim

				
DOCUMENT INFO
Shared By:
Categories:
Stats:
views:38
posted:6/25/2011
language:German
pages:5