TTL CMOS by pptfiles

VIEWS: 498 PAGES: 7

									TTL 과 CMOS


TTL은     Transistor   Transistor       Logic의      약자로       BJT와   diode(Schottky   diode)로      구성된      logic이고         CMOS는
Complementary Metal Oxide Semiconductor의 약자로 NMOS와 PMOSFET로 구성된 logic이다. TTL, CMOS 각각
10여종 이상의 계열(family)을 가지고 있으나 TTL은 LS, F type, CMOS는 4000B 계열, HC type이 주로 쓰이며 이외
의 계열은 시중에서 거의 구하기가 힘들다. LS, F, HC, 4000B 이 계열들의 특성만 알아도 거의 지장이 없다.




                                                Table: Logic families와 주요 특성

                 2ctpd('00) fclk('74)      Pdiss      IOL             IIL      Vth   3cVsupply   Date

                      typ      max         max      @1MHz       @0.5V max max          typ       min      nom       max      of

Family                (ns)     (ns)       (MHz) (mW/gate)           (mA)      (mA)     (V)        (V)      (V)       (V)    intro

CMOS

   AC                  3       5.1         125       0.5              24       0      V+ /2       2      5 or 3.3    6      1985

   ACT                 3       5.1         125       0.5              24       0       1.4        4.5       5        5.5    1985

   HC                  9           18      30        0.5              8        0      V+ /2       2         5        6      1982

   HCT                 9           18      30        0.5              8        0       1.4        4.5       5        5.5    1982

   4000B              30           60       5        1.2             1.3       0      V+ /2       3       5-15       18     1985

TTL

   AS                  2       4.5         105           8            20      0.5      1.5        4.5       5        5.5    1980

   F                  3.5          5       100       5.4              20      0.6      1.6       4.75       5       5.25    1979

   ALS                 4           11      34        1.3              8       0.1      1.4        4.5       5        5.5    1980

   LS                 10           15      25            2            8       0.4      1.1       4.75       5       5.25    1985

ECL

   ECL III            1.0      1.5         500        60              -        -      -1.3       -5.19    -5.2      -5.21 1968

   ECL 100K           0.75     1.0         350        40              -        -      -1.32      -4.2     -4.5      -5.2    1981

   ECL 100KH          1.0      1.5         250        25              -        -      -1.29      -4.9     -5.2      -5.5    1981

   ECL 10K            2.0      2.9         125        25              -        -      -1.29      -5.19    -5.2      -5.21 1971

GaAs

   10G                0.3      0.32        2700      125              -        -      -1.3       -3.3     -3.4      -3.5    1986
                                Figure: logic-family들과 입출력 특성




Logic IC 에서 중요한 parameter 는 전파지연시간(tpd), 동작 가능 주파수, 소비 전력, threshold voltage(Vth), output
driving capacity(output current, fanout 등)등이다. 표 1 은 주요 logic family 들과 주요 parameter 를 보여주고 있다.




CMOS


  CMOS는 저소비전력, 큰 noise margin, 넓은 작동 전압 범위 등을 특징으로 한다.
1. 4000B series
4000B series는 4001, 4069와 같이 40xx로 시작하는 logic과 4532등과 같이 45xx로 시작하는 logic이다(Motorola
의 경우 14xxx). 3V-15V의 매우 넓은 작동 전압을 가지고 있으나 속도가 매우 느리고 output이 약하다는 단점이 있
다.
2. HC series
High speed CMOS의 약자로 4000B 계열이 속도가 느리고 gate 파괴 내량이 작고 latch up이 잘 되는 단점을 개선
하였다. Clock 주파수 20MHz 정도까지는 충분히 사용 가능하다. 작동 전압은 3-6V, output sink 전류는 10mA 정도,
gate당 전달 지연은 10ns 정도이다. LS TTL과 거의 비슷한 spec을 가진다.
3. HCT
HC의 입력 threshold voltage를 TTL level에 맞춘 것 이외는 HC와 동일하다. (T는 TTL의 약자) 따라서 TTL과
interface 또는 LS TTL을 그대로 대치할 수 있다.




TTL


  TTL은 높은 소비 전력, 좁은 작동 전압 범위 등 CMOS에 비해 단점이 많아 현재는 CMOS에 거의 밀리고 있다.
고성능 CMOS 소자가 나오기 전에 고속 회로에 많이 쓰였다. 장점으로는 CMOS에 비해 동적 안정성이 높고 파괴
내량이 크다는 것 등이다.
1. LS TTL
Low power Schottky의 약자로 저소비 전력, 고속 동작을 특징으로 한다. 20MHz까지가 사용한계이다. 74 TTL 계열
중 가장 널리 쓰이며 품종도 매우 다양하다.
2. F TTL
일반적으로 사용되는 logic 중 최고속이라 할 수 있다. Spec에는 100MHz로 되어 있으나 TTL 특유의 파형 특성
(rising skew) 때문에 80 MHz 정도가 한계이다. 고속임에도 높은 안정성을 가진다.


그러면 CPU board 를 이용한 digital 회로 제작 또는 독자적으로 작동하는 digital 논리 회로를 제작할 경우 꼭
알아야 하는 기본 상식과 학생들이 쉽게 저지르는 실수, 그리고 빈번히 발생하는 문제에 대한 해결 방안에 대해서
알아보자.
Bypass


  Logic 회로는 구형파로 작동하는데 구형파는 신호의 상승, 하강이 매우 빠르다. 보통 3-20ns 정도의 상승 또는
하강 시간을 가지는데 이런 고속의 전압 변동은 기생 inductance, capacitance에 의해 예기치 않은 문제를 야기한
다. (nuisance problem) 10nH의 inductance에 100mA의 전류가 10ns동안 변하면 100mV의 전압이 발생하고 50 pF
의 capacitance에 10ns동안 5V의 전압 변동이 있으면 25mA의 전류가 흐른다. 보통 도선 1 cm 당 1 nH 이상의
inductance가 있다. 또 기생용량은 PCB 상에서 수 pF 정도 쉽게 생긴다.




전원에서 IC 까지는 도선 또는 PCB pattern 으로 연결되는데 여기에 기생 inductance 가 존재하고 다른 도선 또는
pattern 과의 사이에 기생 용량이 존재한다. Logic IC 는 logic state 가 바뀔 때 전술한 고속의 전압 변동이 생기고
기생 inductance 와 capacitance 로 구성된 회로망의 응답이 생긴다. 전원 line 에는 inductance 에 의한 전압
spike 가 생기고 IC 출력에는 LC 공진에 따른 ringing, overshoot 등이 발생한다. 이 때문에 IC 가 오동작하는 경우가
있다. 이러한 영향을 제거하려면 IC 의 전원 단자(VCC 와 GND) 양단에 소용량의 capacitor 를 연결해야 한다. 이
capacitor 를 bypass capacitor 라고 하며 보통 0.1 ceramic capacitor 를 사용한다. 다음으로 전원 line 은 길게
늘어뜨리지 않고 짧게 배선한다. 또 도선이 가늘어지면 inductance 가 커지므로 되도록 굵은 선을 사용하고 특히
ground line 은 낮은 DC 저항과 inductance 가 요구되므로 pattern 을 넓게 잡아야 한다. 신호 line 도 최단거리
배선을 한다. (100MHz 이상 clock 에서는 전송선로 계산, impedance matching 등이 필요하다.)




Logic IC 와 interface


  Logic 회로 system은 외부로부터 신호를 받아 처리한 후 다시 외부로 신호를 출력한다. 외부에서 받는 신호는 그
것이 switch의 on-off일 수도 있고 다른 system의 출력일 수도 있다. 외부로 출력은 다른 system으로 출력할 수도
있고 여러 표시 장치로 직접 출력할 수도 있다. 입력 interface에서는 threshold voltage (Vth), gate의 input current,
noise margin 등 DC 특성을 먼저 고려하고 신호 상승, 하강 시간, 전달 지연시간 등 AC 특성도 고려한다. 출력
interface에서는 output current, fanout 등을 고려한다.
1. 사용하지 않는 gate 입력 단자 처리
사용하지 않는 입력 단자는 floating 시키지 말고 반드시 Vcc 또는 GND에 연결해야 한다.


         CMOS 의 경우 DC 입력전류는 거의 0 이므로 pull up 과 pull down 에 따르는 차이는 거의 없다. 또 pull up,
         pull down 저항값은 0 수 M 까지도 가능하다. 저항을 연결하지 않아도 무방하나 IC 파손시 전원으로부터
         과전류가 흘러 들어가지 않도록 하기 위해 1 k 100 k 정도를 사용한다. TTL 의 경우는 input 이 high 일 때
         유입되는 전류가 100 이내인데 반해 low 일 때 유출되는 전류가 1mA 전후이다. 따라서 pull down 은
         바람직하지 않으며 pull up 이 좋다. Pull up 저항은 0-3.3k 정도, pull down 시는 0-330 정도를 사용한다.


         Gate 의 입력 단자를 floating 시키면 TTL 의 경우 입력은 high 로 유지되고 작동상 심각한 문제를
         야기하지는 않는다. TTL 의 입력 impedance 는 order 의 low impedance 이므로 유도되는 noise level 이
         그리 크지 않은 경우 문제를 발생시키지는 않으나 Vcc 로 pull up 하는 것이 좋다. CMOS 경우 입력
         impedance 가 에 이르는 매우 high impedance 이므로 noise 의 유도를 받기 쉽고 가장 심각한 문제는
       입력이 high 또는 low 가 정확히 되지 않고 Vth 부근의 어정쩡한 전압 상태(meta stable)에 있으면 내부의
       PMOS 에서 NMOS 로 도통전류(cross conduction 또는 cross talk)가 계속 흘러 발열을 하게 되고 심하면
       IC 가 손상되는 경우도 있다.


2. Switch와의 interface
기계식 switch로부터 신호를 받을 경우에는 chattering이라는 매우 심각한 문제에 직면한다. Switch는 금속으로 구
성되거나 도전성 고무로 구성된 기계 구조의 접점을 가지고 있다. 이러한 기계 접점은 contact-open 시에 기계적
진동이 발생하고 이것이 전기적 진동, chattering을 일으킨다.




       Vth 상하로 진동하는 chattering 은 여러 개의 high, low pulse 로 인식되어 system 의 오동작을 야기한다.




       Switch 와 gate 와의 연결은 gate 를 pull up 하고 switch 를 on 했을 때 low 가 되도록 할 수도 있고, pull


       down 하고 switch on 시 high 가 되도록 할 수도 있다. 그러나 그림            의 경우는 특별한 경우 외에는


       사용하지않고 그림            의 방식을 사용한다. 먼저 TTL 의 경우 그림            의 방식으로 사용 하려면 pull

       down 저항을 330 이내로 해야 하는데 switch on 시에 너무 많은 전류가 저항을 통해 흐르므로 좋지 않다.


       그림       의 방식으로 쓸 때 저항값은 1 k - 3.3k 이 적당하다. CMOS 의 경우 그림                 이나 그림            의

       경우 모두 사용이 가능하다. 저항값은 수 M 까지도 사용 가능하나 보통 10k -100k 정도를 사용한다.


       여기서 그림           의 회로를 사용하게 되면 고저항을 쓸 때 noise 의 영향을 많이 받는다. Switch 의

       chattering 은 문제를 일으키지 않는 경우도 있으나(set, reset 등의 목적) switch 신호를 toggling 의
       목적으로 사용하는 경우(전자기기의 전원 switch 처럼 누를 때마다 on-off 가 전환되는 경우)는 특히 문제가
       된다. Chattering 은 근본적으로 짧은 시간 동안의 전압 변동이므로 RC lowpass filter 를 부가하면 어느 정도
       개선된다.




       그림       의 회로와 CPU software 에서 delay 처리하면 일반적인 경우는 chattering 에 의한 영향을 없앨


       수 있다. Toggling 의 용법에서는 그림        와 같이 low pass filter 와 Schmitt trigger inverter 를 사용하면

       chattering 을 거의 없앨 수 있다.


     Logic 출력과의 interface


 다른 logic 출력과의 interface 시에는 Vth를 가장 먼저 고려해야 한다. TTL은 출력이 high일 때 보통 3.5V 정도인
데 CMOS는 이므로 5V 작동 시 2.5V가 된다. 따라서 TTL 출력에는 HCT와 같이 TTL level에 맞추어진 CMOS logic
을 사용한다. CMOS 출력은 HCT type도 high가 5V이므로 TTL에 연결하는데 문제가 없다. (참고로 PC의 병렬 port
는 output이 TTL level이다.) HCT와 같은 logic을 사용하지 안으면 1 정도 pull-up 저항을 연결하여 사용할 수도 있
다. (저항값이 커지면 동작 가능 주파수가 떨어진다.)




Output interface


  Logic IC 출력은 다른 logic의 입력이 되거나 LED와 같은 작은 부하에 직접 연결된다. Logic과의 interface에서는
Vth, speed, fanout 등을 고려해야 하며 LED 연결 등 직접 load를 구동하는 경우나 긴 전송선로를 통해 data를 전달
하는 경우에는 output 전류를 고려해야 한다. Logic 출력 단자에 load를 연결하는 경우, 흘릴 수 있는 전류는 표


     와 같다.

                            Table: 출력단자에 흘릴 수 있는 전류

                             type         sink     source

                             4000B          3          3

                             HC            10          9

                             LS            10          5

                             F             20         10




     의 값은 0.5V drop 일 때를 기준으로 한 대략적인 값이고 TTL 의 경우 source 전류는 거의 의미가 없다. 또,

전송선 구동(line driving)과 같이 DC 전류가 연속으로 흐르지 않고 순간적 pulse 로 흐르는 경우는 위 전류값의 2-
3 배 정도가 허용 가능하다. 표에서 보듯 고속의 소자일수록 전류값이 크다.




CMOS 는 P MOSFET 과 N MOSFET 의 대칭구조로 되어 있으므로 output swing 이 0-Vcc 까지이며 전류 용량은
4000B, HC 계열등과 같은 저 직접도 IC 의 경우 sink 와 source 가 거의 같다. Silicon P 형 반도체의 전도도는 N
형의 1/3 정도 이므로 CMOS 는 P MOS 의 크기를 크게하게 전류가 대칭이 되도록 하고 있으나 source 전류가
sink 전류보다 조금작고 CPU 와 같이 직접도가 매우 높은 경우에는 PMOS 의 전류용량이 작은 경우가 많다.(기존의
NMOS process 로 제작된 CPU 의 경우 source 전류가 매우 작다.) TTL 의 output 단은 2 개 NPN BJT 의 totem
pole 구성으로 되어있다. 위에 있는 (high side) BJT 의 collector 에는 과전류 제한용 저항(120 정도)가 달려있다.
TTL 은 gate 의 출력단자, 입력단자 전류가 H 일 때는 작고 L 일떄는 큰 완전 비대칭이다. 따라서 입력은 pull
up 으로 출력은 sink 방식으로 사용해야 하다. Logic gate 출력에 LED 를 연결하는 경우를 생각해 보자.
TTL 의 경우           의 sink 방식으로만 사용해야 한다. 언급한 바와같이 Voh = 3.5V 에 불과하고 source 전류가


작으므로              의 방식은 문제가 발생한다.


CMOS 의 경우 sink 나 source 모두 가능하기는 하나 sink 방식이 좀더 좋고 특히 CPU port 에 연결하는 경우
source 방식은 절대 사용해서는 안된다. gate 의 출력 전류 용량을 초과하는 부하를 연결하려면 BJT 등 전류
Booster 를 부가한다. 4000B 계열이나 CPU port 의 경우 5mA 이상 흘리면 안된다.(LED 는 보통 5 - 20 mA 로
발광시킨다.)




그림        의         회로는 Emitter follower 를 이용하는 방법으로 Logic 의 반전이 없고 고속작동이 가능하고 base

저항이 필요없는 장점이 있으나 최대 출력 전압이 Vcc - VBE 이므로 TTL 에는 사용하기 곤란하다. 2 는 가장
사용범위가 넓은 회로로 CMOS, TTL 모두 사용가능하다. 3 은 load 를 GND 에 연결할 수 있는 장점이 있으나
TTL 에 연결시 leakage 에 의해 완전한 off 가 되 graphnewbox graphtempnewdimen ==by -1by 2 by .5exby
0.458in to 0ptRB=.5exby 1.125in to 0ptLoaddepth1.542in width0pt height 0pt




출력 전류 증대 방법



  그림          의      회로는 Emitter follower 를 이용하는 방법으로 Logic 의 반전이 없고 고속작동이 가능하고

base 저항이 필요없는 장점이 있으나 최대 출력 전압이 Vcc - VBE 이므로 TTL 에는 사용하기 곤란하다. 2 는 가장
사용범위가 넓은 회로로 CMOS, TTL 모두 사용가능하다. 3 은 load 를 GND 에 연결할 수 있는 장점이 있으나
TTL 에 연결시 leakage 에 의해 완전한 off 가 되지 않을 수 있다. 2 와 3 의 경우 모두 Base 와 Emitter 에 가량의
저항을 연결하면 누설 전류 감소와 속도 증가에 도움이 된다.




다른 logic 과 interface 시에는 입출력 최대 전압이 매우 중요한데 CMOS 는 입력 전압의 최대치를 넘는 전압이
인가되거나 negative 전압이 인가되면 SCR latch up 이라고 하는 도통(short)상태가 돼버린다. 전압의 최대치뿐
아니라 각기 다른 전원을 사용하는 경우 전원전압 상승시간이 서로 다르면 문제가 될 수 있다. interface 시 속도
문제에 있어서 고려할 점은 저속 logic 의 출력과 같이 상승시간이 느린 파형이 74AC type 과 같은 고속 logic 에
입력되면 noise 의 영향으로 logic 이 오동작할 수 있다는 것 등이 있다. 상승시간이 느린 파형은 schmitt trigger 로
입력받고 신호 전송 거리가 멀 경우는 동축선이나 twist pair cable 등을 사용하고 impedance matching 을 해야한다.




측정의 문제


  logic 회로는 대단히 많은 신호 선로와 노드를 가지고 있고 신호는 대개 주기적이지 않으며 순간적으로 나타나는
pulse 형태가 많아 측정이 까다롭다. 우리가 실험실에서 사용하는 Multi Meter, Analog oscilloscope, Function
Generator 등의 장비로는 측정이 더더욱 힘들다. Analog Scope로는 파형의 상승 하강, 지연시간, 폭이 좁은 단발
펄스를 측정하는 것이 거의 불가능하다. 다만 측정할 수 있는 한계 내에서 정확한 측정을 하기 위해서는 다음과 같
은 점에 유의한다. scope probe는 1:10으로 하고 1:1로 하지 않는다. scope BNC 입력 단자는 10-40pF 정도의
capacitance를 가진다. probe를 1:1로 하면 이 용량이 모두 probe 단자에 나타난다. 1:10인 경우는 probe 단자 용
량이 거의 1/10이 된다. 높은 용량은 빠른 전압상승을 방해하여 올바른 파형을 보여주지 못한다. 1:1 probe로는
sine 파로 7MHz 정도의 대역폭을 가진다. Probe의 GND는 신호원에서 최대한 가깝게 한다. 긴 GND 선의 loop는
큰 기생 inductance를 가지며 구형파 관측시 ringing을 보인다.


신호의 상승.하강을 측정하거나 duty 가 작은 pulse 를 관측할 때는 delay trigger 기능(B time base)을 이용한다




Troble shooting


  회로가 동작하지 않는다던가 잘못 동작할 경우에는 다음의 원인을 생각해 볼 수 있다. 첫째, 부품이 파손되지 않
았는데 회로 구성의 문제 때문인 경우, 둘째 부품 파손 때문인 경우이다.


      부품이 파손되지 않았는데 회로가 잘못 동작하는 경우
           o      전원을 넣지 않았을 때
                  전원이 인가되지 않아도 다른 회로로부터 logic 입력이 있으면 이 전압으로 전체 회로가 동작하는
                  경우가 많다. 이 때 logic 출력은 5V까지 되지 않고 2-3V 정도가 된다.
           o      Bypass capacitor를 부가하지 않을 경우
                  특히 flip flop의 오동작이 심하다. 고속 회로에서 배선 불량 또는 도선거리가 긴 경우 Bypass
                  capacitor 불량과 비슷한 결과를 보인다.
           o      잘못된 측정방법으로 정상회로가 비정상으로 측정되는 경우
                  1:1 probe를 수정 발진 회로에 probing 하는 경우 발진이 정지 하기 쉽다. 또 1:1 probe를 CPU
                  board의 address decording 신호와 같이 좁은 폭의 단발 펄스에 probing할 경우 probe loading 으
                  로 파형이 감쇄되 오작동하는 경우가 있다.
           o      이 외에도 전술한 여러 문제들을 고려해 본다.
      부품이 파손된 경우
       부품이 파손되는 경우는 과전압, 과전류, 정전기, 납땜 시 과열등이 있는데 과전압이나 정전기에 의한 경우
       는 생각보다 많지 않고 주로 부하 short 내지는 LED 연결에 저항을 부가하지 않을 경우 과전류 파손이 많다.
       RAM의 경우 납땜 과열에의한 파손을 비롯하여 파손되기 매우 쉽다. IC의 파손 Mode는 거의가 단락(short)
       mode여서 파손된 부품이 있는 경우 입력 전류가 과도하게 흐른다. CMOS는 단자가 floating 된 경우 동작하
       지 않아도 10mA 이상의 전류가 흐른다. Multi Meter의 Diode 측정 mode(저항 측정 mode에 대개 포함되어
       있다.)로 Vcc 단자와 GND 단자를 측정하였을 때 전압이 1.5V 이내이면 거의 파손 상태이다. 또 입력.출력
       단자의 전압 drop이 위와 같을 때도 파손 상태이다.

								
To top