PLL Synthesizer _PLL_ - Microsoft PowerPoint - Lect23ppt by Levone

VIEWS: 107 PAGES: 26

									                     COMS3100/7100
                      Introduction to 
                      Introduction to
                     Communications
Lecture 23: Phase‐Lock Loop (PLL)
This lecture:
  PLL operation and lock‐in
  Linearised PLL model and FM detection
  Frequency synthesizers
  Synchronous detection
Ref: Carlson, Chapter 7.3;  R. E. Best, “Phase‐Locked Loops: theory, design 
and applications McGraw Hill 1984; J R Smith Modern Communication 
and applications” McGraw Hill, 1984;  J. R. Smith, “Modern Communication
Circuits”, McGraw Hill, 1998
Frequency Synthesizer
                                                           2
     Essential component in 
              i ti      t   f
     communication system for 
     frequency translation

           Sb = S a ∗ S LO
           S B = S A ∗ S LO




      Frequency synthesizer 
      generates the LO signal




                                 (a) Rx
                                 ( )      (b) Tx
COMS3100                                           Lecture 23
Direct Frequency Synthesis
    The oldest of the frequency synthesis methods.                              3

    Direct frequency synthesis refers to the generation of mew 
    frequencies from one or more reference frequencies by using a 
    combination of harmonic generators, filters, multipliers, 
    dividers, and frequency mixers. 
    dividers and frequency mixers
    One method is shown below.  The desired frequency is obtained 
    with a filter tuned to a given output frequency. Requires highly 
    selective filters. 




COMS3100                                                                Lecture 23
Direct Frequency Synthesis (cont.)
    An alternative approach is to use multiple oscillators.             4

    Synthesizer shown below generates 99 frequencies from 18 
    oscillators; BPF selects the higher of the two produced 
    frequencies




COMS3100                                                        Lecture 23
Direct Frequency Synthesis (cont)
    Example of direct synthesis; the new frequency (2/3)f0 is realised from            5
    f0 by using a divide‐by‐3 circuit and a mixer and BPF. 




   O        f th     t iti l
   One of the most critical considerations is the mixing ratio r = f1/f2
                                    id ti    i th     i i    ti    f
   If r is too large or too small frequencies are too close and hard to 
   separate by filtering
      p          y       g


   The problems associated with direct synthesis are greatly reduced with 
   the frequency synthesis technique that employs a PLL




COMS3100                                                                       Lecture 23
Frequency synthesis by Phase Lock
    Basic FS-PLL architecture                                                              6




    What’s PLL-based Frequency Synthesizer?
           fo=N*fref
           fref : reference frequency, typically from a crystal oscillator (XO).
           Sensitive to loop parameters (loop-gain, phase-margin, loop BW, etc)
           due to the negative feedback loop.
           Loop gain proportional to 1/N



COMS3100                                                                           Lecture 23
Frequency Synthesizer PLL
    Why use PLL as a frequency synthesizer?                                                  7

     •     As a local oscillator with a high accuracy and purity.
     •     To translate the frequency accuracy of a high quality signal source 
           to a tunable signal source.
     •     To translate the noise characteristics of a high quality signal source 
           To translate the noise characteristics of a high quality signal source
           to a lower quality signal source.
    Design Parameters :
     •     Frequency accuracy
     •     Phase noise (in‐band / out‐of‐band)
     •     Reference / Fractional spurs
           R f         / F ti    l
     •     Settling time (or Channel switching time / Lock‐up time)
     •     Input sensitivity
           Input sensitivity
     •     Power consumption
     •     Size, cost, etc

COMS3100                                                                             Lecture 23
Transfer function of the PLL based frequency synthesizer
                                                                   8




COMS3100                                                   Lecture 23
PLL based frequency synthesizer – an Example
                                                       9




COMS3100                                       Lecture 23
Effect of Reference Frequency on Loop Performance
    To obtain fine frequency resolution, the reference frequency               10
    must be small.   This also requires large N values, then causing 
    large variations in the open‐loop gain
    l         i i    i h           l      i
    Secondly the loop bandwidth needs to be less than the reference 
    frequency because the LPF must filter out the reference 
    frequency because the LPF must filter out the reference
    frequency and its harmonics present at the PD output. 
    Finally the effect of noise introduced in the  VCO becomes 
    pronounced.  Three main sources of noise are
           Noise of the reference signal  ‐ Φn,ref
           Noise created by the phase detector  ‐ Φn,PD
           N i        t d b th h       d t t
           Noise introduced by the VCO – Φn,VCO




COMS3100                                                                Lecture 23
Noise Characteristics of the PLL synthesizer
                                                                                        11




 Φout       G(s)
       =             = H (s)
 Φn,ref 1 + G(s) / N                                        BW


 Φout           G(s)
                             ⋅ H (s )
         1                1
       =   ⋅            =                          Φn.ref
 Φn,,PD KPD 1 + G(s) / N KPD                                     Φn.VCO


 Φout        1
       =
Φn,,VCO 1 + G(s) / N

    PLL acts as a lowpass filter for the phase noise arising in the reference 
    signal and the phase detector, and as a high‐pass filter for the phase 
    signal and the phase detector and as a high‐pass filter for the phase
    noise originating in the VCO
COMS3100                                                                         Lecture 23
Phase Noise and Jitter in PLL synthesizers
                                                                                            12

  Time Domain                                          Frequency Domain
           Jitter                                      Phase Noise
                                                                            V2 /Hz
           ‐C l
             Cycle‐to‐cycle Jitter
                         l Ji           dBc/Hz= dBm/Hz− dBm(carrier) = 10log 2 ,
                                                                            Vo /2
             : two consecutive pulses                      V2 /Hz
                                        dBm/Hz= 10log                ,
           ‐ Peak‐to‐peak Jitter
                     p                                  50 Ω ×1mW
                                                                  2
           Spurious Tone                dBm(carrier) = 10log
                                                                 Vo /2
                                                             50 Ω ×1mW
           ‐ From fr




COMS3100                                                                             Lecture 23
Frequency Domain Analysis (cont.)
     To reduce phase noise or jitter                                            13
           VCO noise dominated system : Increase the loop bandwidth
           Reference XO/PD noise dominated system : Decrease the loop 
           R f       XO/PD i d i t d t               D        th l
           bandwidth.




COMS3100                                                                 Lecture 23
Variable modulus dividers and the role of prescalers
                                                               14




                                                f0
                                        fr =
                                               NP

                                      f o = N (Pf r )
                                              ( Pf




COMS3100                                                Lecture 23
Variable modulus dividers and the role of prescalers
                                        f0                    15
                                  fr =
                                       NP

                                 f o = N ( Pf r )




COMS3100                                               Lecture 23
Example 1 (form Carlson):
Frequency synthesizer with fixed and adjustable outputs
                                                                 16




COMS3100                                                  Lecture 23
Example 2:Frequency synthesizer with fixed and adjustable 
   p f
outputs for the GSM base‐station receiver
    In addition to the tunable RF LO, the receiver section also uses a fixed IF              17
    (in the example shown this is 240 MHz). Even though frequency tuning is 
    not needed on this IF, the PLL technique is still used. The reason for this is 
    not needed on this IF, the PLL technique is still used. The reason for this is
    that it is an affordable way of using the stable system reference frequency 
    to produce the high frequency IF signal. 




COMS3100                                                                              Lecture 23
CW Source Specifications: Spectral Purity
                                                                                            18

      Phase Noise
      Residual FM
      Spurious

                                              CW output
                                                                          harmonic spur
       Residual FM is the                                                 ~30dBc – caused by 
       integrated phase noise                                                l
                                                                          nonlinear 
       over 300 Hz ‐ 3 kHz BW                  non‐harmonic spur          components of the 
                                      phase
                                               ~65dBc (e.g power suply    generator
                                      noise
                                               harmonic)
sub‐harmonics




           0 5 f0
           0.5                   f0                                       2f0

COMS3100                                                                             Lecture 23
CW Source Specifications: Spectral Purity ‐ Phase Noise


      Pow Spectral Density
                                                                                                    19
                                              CW output


                                                               measured as dBc/Hz
        wer




                                 frequency


                                  TRACE A
                                        A:       Ch1 PM PSD
                                              A Marker            10 000 Hz
                                 75 dBc/Hz




                                  LogMag
                                  5 dBc/div




                             -105 dBc/Hz




                             -125 dBc/Hz
 COMS3100                                                 1k                    10k   100k   Lecture 23
PLL based RF CW Source Block Diagram

                                                                                          20


  Synthesizer Section
  S th i      S ti          Frac-N
                                                Output Section
                                                                      Output
                                             ALC
                                                                      Attenuator
                                                                      Att    t
                                             Modulator

        Phase
        Detector
                                     VCO


                                           ALC
                   divide                  Driver
                   by X

  Reference
  Oscillator                               ALC Detector



   Reference Section                                     ALC = automatic level control



 COMS3100                                                                          Lecture 23
RF CW Source Block Diagram Reference Section

                                                                                                  21




                                                                  to synthesizer section

 Phase
 Ph                                                                divide
 Detector                                                          by X



            Optional External
            Reference Input                     Reference Oscillator (TCXO or OCXO)


                                 C O
                                TCXO                   OC O
                                                       OCXO
            Aging Rate          +/- 2ppm/year          +/- 0.1 ppm /year

            Temp.               +/- 1ppm               +/- 0.01 ppm

            Line Voltage        +/- 0.5ppm             +/- 0.001 ppm


                                           Temperature Compensated XO
COMS3100                                   Oven Controlled XO                              Lecture 23
RF CW Source Block Diagram: Synthesizer Section

                                                                                                  22

                           ...produces accurate, clean signals


                N = 93.1
                                                                       Front
                                     Frac-N                            panel
                                                                       control

                5MHz

                                                                                 p
                                                                           to output section
            Phase
            Detector
                                                            X   2
                                                                                 931 MHz
                                               VCO        multiplier

                           5MHz
            from reference section            465.5 MHz



 COMS3100                                                                                  Lecture 23
Detecting DSB using PLL
    An important application for PLLs is in synchronization of receiver 
    A i                 li i f PLL i i          h i i        f     i
                                                                                                 23
    local oscillator for synchronous detection
    In the Costas PLL (below) two phase discriminators are used to:
    In the Costas PLL (below) two phase discriminators are used to:
           cancel out DSB modulation x(t) in the driving signal
           synchronize the output frequency to the center frequency of the DSB 
               t (th             d     i )
           spectra (the suppressed carrier)
           to detect the DSB signal           PD: phase detector (=multiply+LPF)




                                          LPF yields constant (zero)
                                          output when loop is locked
               Loop drives phase          to carrier
               error to zero


COMS3100                                 sin ε ss cos ε ss = 1 sin 2ε ss + sin 0 ≈ ε ss   Lecture 23
                                                              2
                  24




COMS3100   Lecture 23
                  25




COMS3100   Lecture 23
                  26




COMS3100   Lecture 23

								
To top