Docstoc

DOWNLOAD - 슬라이드 제목 없음

Document Sample
DOWNLOAD - 슬라이드 제목 없음 Powered By Docstoc
					TFT의 구조 및 동작 특성
      4월 3일



  TFT-LCD Research Center

         장진 교수




             TFT-LCD Research Center, KyungHee Univ.
TFT-LCD Research Center, KyungHee Univ.
비정질 실리콘 박막 트랜지스터의 구조



Staggered structure

1. Inverse staggered structure

     Back channel

     Etch stopper

2. Normal staggered structure

Coplanar structure




                            TFT-LCD Research Center, KyungHee Univ.
                          s

      Glass                          Glass
    Staggered                 Inverted Staggered
s
                                                      s


     Glass                           Glass
    Coplanar                   Inverted Coplanar
         Electrode              Semiconductor

          Ohmic layer s          Insulator


                      TFT-LCD Research Center, KyungHee Univ.
비정질 실리콘 박막 트랜지스터의 동작 원리


                 절연체                       a-Si:H
                              -----
                              ----
                              ----
                              ---
                                                                      EC
                              ---
                              --
                              -
                              ----------
                              --------
                              -------
                              ------
                              -----
                              ----
                              ----
                                                                      EF
   +Q               -Q
                              ---
                              --
                              --
                              -                     V(x)
                                                                      EV
                     d
   Q=CV                                                           x

    s = s0 exp[ - ( EC - EF )/KT ]
    G= G0 exp( -E s /KT )


                                                       n+ ohmic

                      S                                           D
            t                              a-Si:H
                                                                           Q
                                           insulator
                                                           Gate
                                               Vg



                                              TFT-LCD Research Center, KyungHee Univ.
비정질 실리콘 박막 트랜지스터의 동작 원리


                          V    V+dV
                                                   VD


          Source                               Drain         Ohmic
                                                             Contact
        Active Layer                           Channel       Layer


         Gate Insulator                   dQ
                                                         x
                              Gate
                                                                       y
                                     VG



                 비정질 실리콘 박막 트랜지스터의 단면도




                                           TFT-LCD Research Center, KyungHee Univ.
비정질 실리콘 박막 트랜지스터의 동작 원리 in linear region



                                                    Vg
                                    Gate             Insulator


 n+ a-Si:H                                       Channel
                           a-Si:H
                  Source                             Drain
                                                                      Id
                                                                 Vd

                                       dY
             V



                                     dVch

             Vs
                                                             y
                  Y=0                         Y=L


                                    TFT-LCD Research Center, KyungHee Univ.
비정질 실리콘 박막 트랜지스터의 동작특성

1. Transfer characteristics

     Id - Vg 특성

2. Output characteristics

      Id - Vd 특성

3. Field effect mobility characteristics
     Linear region
     Saturation region




                               TFT-LCD Research Center, KyungHee Univ.
                    4
                    -
                    5
                    -
                    6
                    -
                    7
                    -
                    8
                    -
                    9
                    -
               1
               0
               -
                                  V
                                  D
               1
               1
               -
                                   .
                                   1
                                   0V
LOGDRAINCURENT(A)
               1
               2
               -                   V
                                   5
                                   0
                                   1V
               1
               3
               -
               1
               4
               -
                2 1
                 0 0
                 1 5 51 2
                  5     0 0
                         5 5
                --- - 0 1 2
                        A TV
                        T A
                        E G
                         V E
                         O )
                        GL(

     비정질 실리콘 박막트랜지스터의 전이(transfer)특성.
               (W=96μm, L=10μm)



                         TFT-LCD Research Center, KyungHee Univ.
             4
                                0
                                V
                                2




-5 A)
             3


             2                  5
                                V
                                1


             1
DRAINCURENT(10
                                0
                                V
                                1

                                 V
                                 5
             0
              2 61 1 1
                  0 4 8
                   2 6
             0 4 81 1
                 RL V
                 AT )
                  I
                  NA
                   VG
                 DO(E

       비정질 실리콘 박막트랜지스터의 출력(output)특성
                 (W=96μm, L=10μm)



                    TFT-LCD Research Center, KyungHee Univ.
 전류 밀도 Jn                             Majority carrier n 에 의한 채널 전류

                                                  I D  W n Q I E y
           In                 dn 
    Jn        q  n nE  Dn                QI  C i VG  Vth  V 
           A                  dx 
                                      ID : The drain current
 Jn : The current density             VG: The gate voltage
 In: The current                      Ci : The gate insulator capacitance
 q : A electronic charge              W : The TFT channel width
 n : The electron mobility           Vth : The threshold voltage
 n : The electron concentration
 E : The electric field                   I D dy  W n Ci VG  Vth  V  dV
 Dn : The diffusion constant

                                      y=0 에서 L까지, V= 0에서 VD까지 적분

                                                           
                                        I D  Ci 
                                                       W
                                                            VG  Vth VD  1 VD2 
                                                                             2 
                                                     n
                                                       L                          


                                      TFT-LCD Research Center, KyungHee Univ.
 비정질 실리콘 박막 트랜지스터의 이동도 측정 회로
                           선형영역

         D                 VD < 1V

                           I DS  Ci 
                                         W
                                           VG  Vth VD
     G                                   L
         S
                           포화영역
                   VD
                           I DS  Ci 
                                         W
                                            VG  Vth 2
VG           IDS                         2L
                           IDS : The drain current
                           VD: The drain voltage
                           Ci : The gate insulator capacitance
                            : The field effect mobility
                           W : The TFT channel width
                           L : The TFT channel length
                           VG : The gate voltage
                           Vth : The threshold voltage

                        TFT-LCD Research Center, KyungHee Univ.
박막 트랜지스터의 특성과 그에 영향을 주는 요소

       특성                          Factor
                      ● W/L
                      ● Mobility
                      ● Interface
    On current
                      ● Ohmic contact
                      ● Gap states
                      ● Back surface (or interface)
                      ● W/L
                      ● Fermi level (a-Si:H)
                      ● Interface
    Off current
                      ● Back surface (or interface)
                      ● Ohmic contact
                      ● Band gap
                      ● Width of band tails
     Mobility
                      ● Interface states
                      ● Gap states (defect states)
 Gate voltage swing
                      ● Interface states




                      TFT-LCD Research Center, KyungHee Univ.
BCE(Back Channel Etched)




            TFT-LCD Research Center, KyungHee Univ.
Etch-stopper




      TFT-LCD Research Center, KyungHee Univ.
Normal staggered




        TFT-LCD Research Center, KyungHee Univ.
Equivalent circuit of a-Si:H TFT


                                      G
                                  +
              VGS
                 V’GS

         -        -                                        ID
     S   -        -                                   rD            D
             rS                                   +             +
                                 V’DS

                                  VDS

                      VGS=V’GS + IDrS
                      VDS=V’DS + ID(rS+rD)




                                      TFT-LCD Research Center, KyungHee Univ.
                                  Source                Cds                        Drain

Source                    Drain

                           n+
                                   Rss                                             Rsd
            a-Si
         TFT channel
                                                          Id
                                           Rgs                              Rgd

         Gate insulator                      Cgsi                    Cgdi

                                         Cgso       Gate insulator          Cgdo
            Gate



                                                       Gate




               a-Si:H TFT equivalent circuit

                                  TFT-LCD Research Center, KyungHee Univ.
Device simulation
   SILVACO사의 ATLAS
       Finite element 방법을 사용
       TFT내의 carrier concentration, potential distribution, field profile, current flow, I-
          V characteristics, C-V characteristics 등을 simulation
       2.5  m        16  m       2.5  m



        Air         SiNx (=6.5)    Air
                                             0.35  m
                              
              n+        a-Si       n+        0.1  m
    0.02 m

                   Glass(=5.84)
                                             700  m




                   Coplanar 구조 TFT




                                                            Coplanar TFT의 potential 분포

                                                        TFT-LCD Research Center, KyungHee Univ.
             Self-aligned TFT의 구조
Need of self-aligned TFT
 G/S overlap distance : pattern misalignment
 Feedthrough voltage shift
 High aperture ratio
 Reduce the number of photo-masks
Methods to fabricate self-aligned TFT
 Lift-off
 Backlight exposure
 Ion-shower doping
 Silicide formation
 Laser-annealed n+ poly-Si layer
 High-quality n+ mc-Si

                                TFT-LCD Research Center, KyungHee Univ.
Inverse staggered a-Si:H TFT (Etch stopper type)


1. Self aligned structure

   Semi- self-aligned


   Fully self-aligned

         Ion doped a-Si:H n+ layer, Silicide

         Microcrystalline n+, Polycrystalline n+




                                TFT-LCD Research Center, KyungHee Univ.
Back-side exposure를 이용한 준자기정렬 방식 비정질실리콘 박막 트랜지스터의 단면도




                          TFT-LCD Research Center, KyungHee Univ.
Ion doping 및 실리사이드를 이용한 완전자기정렬방식 비정질실리콘 박막 트랜지스터
의 단면도




                       TFT-LCD Research Center, KyungHee Univ.
                 a-Si                  Poly-Si
       S
                                                 D
                         SOG



                        Gate
                           Glass


Laser annealed n+ poly-Si을 이용한 완전자기정렬방식 비정질 실리콘 박막 트랜지스터
의 단면도




                             TFT-LCD Research Center, KyungHee Univ.
TFT특성향상
  a-Si:H/SiNx 계면의 플라즈마 처리 효과

                      He, H2, NH3 and N2
 Plasma Treatment     plasma treatment           a-Si:H
 Smooth interface                              High photo conductivity
 Etching away weak                             Low defect states
   bonds

                       S                   D

                               GATE

                               GLASS


 SiNx                                           n+ a-Si:H
Low leakage current                            Ohmic contact
High field strength                            Hole blocking



                                  TFT-LCD Research Center, KyungHee Univ.
                      Gate

                                        a-Si:H
n+ a-Si:H
                    SiNx

            S                       D



            Staggered a-Si:H TFT

                       TFT-LCD Research Center, KyungHee Univ.
단채널 (Short channel) 비정질 실리콘 박막 트랜지스터


Short channel effect

 Si MOSFET
 Poly-Si TFT



Short channel 형성 방법

 E-beam lithography
 수직 채널 구조
 Back exposure of laser




                          TFT-LCD Research Center, KyungHee Univ.
          a-Si:H/a-SiO   2




                                          Gate




                  Source          Drain


전자빔 lithography를 사용하여 제작한 단채널 역스테거드 비정질 실리콘 박막 트랜지스터
의 구조



                             TFT-LCD Research Center, KyungHee Univ.
         (a)




         (b)




전자빔 lithography를 사용하여 제작한 단채녈 비정질 실리콘 박막 트랜지스터의 출력특성
                  (W=150μm, (a) L=10μm, (b) L=0.44μm)


                         TFT-LCD Research Center, KyungHee Univ.
       n+ poly-Si

         Al          a-Si             Al
                    SiN x
                     Cr

                    Glass


n+ 레이저 다결정실리콘을 이용한 단채널 비정질 실리콘 박막 트랜지스터의 단면도




                       TFT-LCD Research Center, KyungHee Univ.
게이트가 평탄화된 TFT


                n+ a-Si:H

          S                      D
                                 a-Si:H
                                     SiNx

                  Gate             BCB

                  Glass




                     TFT-LCD Research Center, KyungHee Univ.
                      4
                      -
                      5/ 91
                      - W /
                         
                        = 2
                         6 m
                        Lm
                      6
                      -
                      7
                      -
                      8
                      -
                      9
                      -
                 1
                 0
                 -
                                   V
                                   D
                 1
                 1
                 -
                                    .
                                    1
                                    0V
  LOGDRAINCURENT(A)
                 1
                 2
                 -                  V
                                    1
                                    V
                                    5
                 1
                 3
                 -                  0
                                    1V
                 1
                 4
                 -
                  2 1
                   0 0
                   1 5 5 1
                    5     0 0
                           5
                  --- - 0 1 2
                          A TV
                          T A
                          E G
                           V E
                           O )
                          GL(

게이트를 평탄화하여 70 nm의 SiNx를 게이트 절연막으로 사용한 비정질 실리콘
박막 트랜지스터의 전이 특성



                           TFT-LCD Research Center, KyungHee Univ.
 평면형 비정질실리콘 TFT



                         Ion doped n+ layer
Ni silicide        G

                  SiNx
        S                      D
                 a-Si:H


                  Glass



              J. Jang et al, JAP, October, 1998, IEEE EDL Jan., 2000



                                         TFT-LCD Research Center, KyungHee Univ.
          6




          5

  LogR p()
          4




          3
              0 4 8 2
          2 6 1 1 1 2
                  (
                  V
                  G
                   )
                   V

게이트 전압에 따른 평면형 비정질 실리콘 박막 트랜지스터의 기생저항




                   TFT-LCD Research Center, KyungHee Univ.
평면형 TFT의 장점

 1. Small parasitic capacitance
 2. Small parasitic resistance



       Large-area display

       A-Si:H TFT 구동회로




                            TFT-LCD Research Center, KyungHee Univ.
                    5
                    -                                       -
                                                            7                                8
                                                                                             .
                                                                                             0
                                                              6/ 
                                                            L 4
                                                            / =m
                                                            W5 3 m
                    6
                    -                                       V.
                                                             D0
                                                              =V
                                                               1
                                                            8
                                                            -
                    7
                    -
                                                                                             .
                                                                                             6
                                                                                             0
                    -
                    8                                       9
                                                            -

                    9
                    -                                                         .
                                                                              0
                                                                              3
                                                       1
                                                       -0




                                                                                         fe (cm 2/Vs)
                                                                                =0
                                                                                 .
                                                                                 1
                                                                                V V
                                                                                D

                                                                              2 . c s
                                                                                     2
                                                                                e8/
                                                                                 =5 V
                                                                              5 f0 m




                                                                 8A)
                                                                              .
               1
               -0                                                               h.
                                                                                 =5
                                                                                V V
                                                                                t 2
                                                                                             0
                                                                                             4
                                                                                             .
                                                                              .
                                                                              0
                                                                              2
                                                       1
                                                       -1
               1
               -1
                                                                              .
                                                                              5
                                                                              1
                                 (
                                 V
                                 D)
                                  V
LOGDRAINCURENT(A)



                                        LOGDRAINCURENT(A)
               1
               -2                  1                   1
                                                       -2                     .
                                                                              0
                                                                              1
                                                                                             .
                                                                                             2
                                                                                             0




                                                                 DRAINCURENT(x10
                                   5
               1
               -3                  1
                                   0
                                                                              5
                                                                              .
                                                                              0

                                                       1
                                                       -3                     .
                                                                              0
                                                                              0
               1
               -4                                                                  01 0
                                                                               0 5 1 52
                                                                                   A L (
                                                                                   T T V
                                                                                    E A)
                                                                                    V G
                                                                                   G OE
                    - - - 0 15 2
                     5 5 5 10
                    101     0 25                       1
                                                       -4             .
                                                                      0
                                                                      0
                                                         1 5 0 5 1 52
                                                         -0-     01 0
                        AL V
                        T T )
                         EA
                         VGE
                        GO (
                                                                A L (
                                                                T T V
                                                                 E A)
                                                                 V G
                                                                G OE

                          (a)                                    (b)

                     평면형 비정질 실리콘 박막 트랜지스터의 전이 특성(a)과 전계효과
                     이동도 및 문턱전압(b) J.Jang, et al., IEEE EDL 1999


                                           TFT-LCD Research Center, KyungHee Univ.
                                 Gate Electrode

Gate



                                       SiNx
                                    n+a-Si/a-Si
A-Si                                a-Si Island




                                     Pixel
 ITO                               Electrode




a-Si TFT                              Data Line
                                   n+ a-Si etching




           TFT-LCD Research Center, KyungHee Univ.
저온 TFT 기술
                  Plastic Substrates for LCDs
The advantage of plastic LCDs
 Light weight
 Flexible
 Robustness
 Compactness                                              Deposition & processings
 Cost reduction by roll-to roll processing                Maximum temp. 100 ~ 200 OC
 Unbreakable                                              Coefficient of thermal expansion




   Buffer layer

    SiNx, SiO2, resin coating                 Plastic substrates
    Protect thermal diffusion
    Balance thermal stress                    Thermal properties
    Protect scratch, vapor absorption         Optical properties
                                               Environmental resistance
                                               Surface morphology



                                          TFT-LCD Research Center, KyungHee Univ.
숙제

1. 비정질 실리콘 TFT의 구조에 대해
    stopper 형과 back channel etched 형의 장단점을 설명하시오

2. MOSFET는 coplanar 구조이나 비정질실리콘 TFT가
   staggered 형인 이유를 설명하시오.

3. TFT의 작동영역에서 다음을 설명하시오.
  1) Linear 영역
  2) Saturation 영역

4. TFT-LCD에 용용되는 비정질실리콘 TFT의 장단점을 논하시오.

5. 비정질 실리콘 내에 결함(댕글링 본드) 밀도가 증가될 때에 비정질
  실리콘 TFT의 특성(이동도, Vth, S)에 미치는 영향을 논하시오.




                      TFT-LCD Research Center, KyungHee Univ.

				
DOCUMENT INFO