Progetto di Blocchi Circuitali per un Phase Locked Loop by tao18405

VIEWS: 33 PAGES: 6

									Progetto di Blocchi Circuitali per un
    Phase Locked Loop (PLL)
            a 5 GHz in
       Tecnologia Bipolare




Arturo Tauro

Relatore Chiar.mo Prof. F.Corsi
Correlatore Ing. G.Gramegna
 Applicazione:

Realizzazione di un Low Noise Block (LNB), e cioè di un
convertitore a basso rumore per applicazioni Direct Broadcast
Satellite (DBS). L’impiego dell’LNB permette la ricezione
di servizi multimediali a banda stretta. La banda di interesse
dedicata ai servizi DBS va da 10.7 a 12.75 GHz, mentre la
frequenza IF in uscita dall’LNB è compresa tra 950 e 2150 MHz.

 Oggetto dello studio:

Progettazione di una Charge Pump e di un Frequency Phase Detector per un Phase
Locked Loop integrato nell’LNB. La tecnologia utilizzata è completamente bipolare.

Le caratteristiche del PLL sono:
• Frequenza in uscita di 5 GHz
• Larghezza di banda di 140 KHz
• Basso phase noise in uscita e rapporto RNC minimo di –55 dB
• Tuning range di 700 MHz
 Caratteristiche della Charge Pump realizzata:

 Struttura fully differential
 Switch della corrente mediante transistor npn ed utilizzo dei pnp in DC
 Possibilità di operare ad alta frequenza
 Alta dinamica di uscita differenziale
 Low noise
 Corrente indipendente dalla temperatura e dagli spread di processo
 Loop di controllo della tensione di modo comune




 Caratteristiche del Phase Frequency Detector:

 No dead zone (tempo di attivazione contemporanea di 1.2 ns)
 Layout con buon matching dei cammini di segnale di UP e DOWN
Charge Pump
Phase Frequency Detector

             D1 Q1   D2 Q2
                                    UP
             DL1     DL2
              CK      CK



             OR1     OR2

       REF

                             AND
                             RIT1
NOT
RIT2                                DOWN
             D3 Q3   D4 Q4
             DL3     DL4
              CK      CK



             OR3     OR4
       DIV
 Risultati finali:

 Verifica del rispetto della specifica sul Phase Noise (Mathcad)
 Rispetto della specifica sull’RNC (filtro passivo a tre poli)
 Simulazione in transitorio dell’intero PLL e verifica dell’aggancio (SpectreS)

                                        75

                                     77.33

                                     79.67

                                        82

                                     84.33
                     S out_r f
                              i
                                     86.67
                     S out_cp f
                               i
                                        89
                     S out_vco f
                                i
                                     91.33
                     S out_div f
                                i    93.67

                     ST f               96
                         i

                      0            98.33
                     M

                                    100.67

                                       103

                                    105.33

                                    107.67

                                       110
                                                   1 10             1 10         1 10    1 10
                                                        3                 4             5        6
                                             100
                                                                            1 
                                                            f f f f f M
                                                             i i i i i



Prospettive future:

   Utilizzo della Charge Pump progettata a frequenze di comparazione maggiori (~GHz)
    per applicazione del PLL come elemento di clock recovery

								
To top