ALTERA DE2 Board Manual by olliegoblue28

VIEWS: 792 PAGES: 35

									ALTERA DE2 Board & Quartus Manual
VLSI Design LAB. Konkuk University Dae Kyun Lee daekyun@konkuk.ac.kr

VLSI Design Lab.

DE2 Boadr

< DE2 Board >
VLSI Design Lab.

Host PC와의 연결
전원 케이블과 USB케이블을 PC와 연결.
USB 케이블은 보드에 BLASTER라고 되어있는 포트 에 연결. RUN/PROG Switch for JTAG/AS Modes는 RUN으로 설 정. 보드의 전원을 켠다.

VLSI Design Lab.

JATG/Active Serial Mode
JATG Mode :
FPGA Configuration 데이터가 FPGA 로 직접 다운로드 된다. 보드의 전 원이 꺼지면 Configuration 데이터가 사라진다. AS Mode : Configuration 데이터가 FPGA가 아 닌 EPCS16 EEPROM에 다운로드 된다. 보드의 전원이 꺼져도 EEPROM에 저장된 데이터는 사라 지지 않는다. 전원을 켤 때 EEPROM에 저장된 Configuration 데이터를 FPGA로 로드한다.

VLSI Design Lab.

Switches
4개 Push button 과 18개의 toggle switch를 가지고 있다.
Push button은 누르지 않았을 경 우 ‘1’(3.3V)’를 나타내고 누를 경우 ‘0(0V)’를 나타낸다. Toggle switch는 아래로 내렸을 경우(보드의 가장자리 부분) ‘0(0V)’이며 올렸을 경우 ‘1(3.3V)’를 나타낸다.

VLSI Design Lab.

Switch Pin Assignment

VLSI Design Lab.

LED
LED는 27개가 있으며 FPGA와 직접 연결되어있다. FPGA 출력이 HIGH(3.3V) 일 때, LED가 켜지고, LOW(0V) 일 때, LED는 꺼진다.

VLSI Design Lab.

LED Pin Assignment

VLSI Design Lab.

7-Segment
8개의 7-segment 를 가지고 있으 며 FPGA에 직접 연결되어있다. FPGA출력이 LOW(0V) 일 때 segment가 켜지고, HIGH(3.3V) 일 때 꺼진다.

VLSI Design Lab.

7-Segment Pin Assignment

VLSI Design Lab.

CLOCK
27Mhz와 50Mhz의 clock을 지원 하며, 외부 clock을 연결하기 위 한 SMA connector를 가지고 있 다. 기본적으로 50Mhz clock을 사용 하며, 27Mhz clock을 사용하기 위해서는 ‘TD_RESET’ pin (PIN_C4)를 HIGH(3.3V)로 설 정해주어야 한다.

VLSI Design Lab.

Clock Pin Assignment

VLSI Design Lab.

LCD Module
LCD controller(HD44780)에 적 절한 command를 사용하여 텍스 트 데이터를 디스플레이 할 수 있다. LCD controller의 설정은 제조 사 마다 차이가 있을 수 있으므 로 제조사의 datasheet를 참조하 여 제어신호를 전송해야 한다.

VLSI Design Lab.

LCD Pin Assignment

VLSI Design Lab.

Expansion Header
2개의 40 pin 확장 헤더를 제공 한다. 각각의 헤더는 36개의 FPGA pin이 직접 연결되어있다. 4개의 pin은 DC 5V, DC 3.3V 그 리고 2개의 GND pin 이다.

VLSI Design Lab.

Expansion Header Pin Assignment

VLSI Design Lab.

USB Blaster Driver 설치
PC와 연결한 후 보드의 전원을 켜면 새 장치를 검색하는 메시 지가 뜨며, 드라이버를 설치해 주어야 함. 드라이버의 위치는 Quartus가 설치된 폴더 내의 drivers -> usb-blaster로 설정해줌.

VLSI Design Lab.

Quartus 사용법 (프로젝트 생성)
Quartus 실행 후 File -> New Project Wizard 실행

VLSI Design Lab.

Quartus 사용법 (프로젝트 생성)
New Project Wizard 실행 후 순 서대로 1) 프로젝트가 생성될 디렉토리 2) 프로젝트 이름 3) 프로젝트의 top-level entity이 름을 정해준다.

각각의 설정을 마친 후 -> NEXT

VLSI Design Lab.

Quartus 사용법 (프로젝트 생성)
기존의 VHDL 혹은 Verilog 파 일을 프로젝트에 첨부하려면 Add 버튼을 클릭 후 첨부하고자 하는 파일을 선택 한 폴더 내의 모든 파일을 첨부 하고자 할 때는 Add All을 클릭

VLSI Design Lab.

Quartus 사용법 (프로젝트 생성)
사용하고자 하는 보드에 있는 FPGA를 선택해주는 창이다. 이 실험에서 사용하는 보드는 Altera Device family 중 Cyclone II를 사용 Family에서 Cyclone II를 선택한 후 아래의 Available device에서 EP2C35F672C6를 선택한다.

VLSI Design Lab.

Quartus 사용법 (프로젝트 생성)
Quartus와 더불어 다른 합성, 시 뮬레이션 그리고 timing analysis 툴을 사용하고자 할 경우 본 화 면에서 사용할 툴을 선택 (ex. 합성툴 : Synplify 시뮬레이션툴 : ModelSim timing analysis 툴 : Prime Time)

VLSI Design Lab.

Quartus 사용법 (프로젝트 생성)
지금까지 설정한 내용을 확인한 후 Finish를 누르면 프로젝트 생 성이 끝난다.

VLSI Design Lab.

Quartus 사용법 (새 파일 생성)
프로젝트 생성 후 File -> New 를 선택하면 그림과 같은 선택 화면이 나오며 여기에서 새로 만들 파일을 선택한다. 지원하는 파일의 형식은 VHDL, Verilog, Schematic, AH이 등이 있다. 파일의 생성과 코딩은 다른 에 이터 프로그램을 이용해도 된다.
VLSI Design Lab.

Quartus 사용법(VHDL, Verilog)

<프로젝트 정보 창>

<컴파일 상태 창>

<메시지 창> < VHDL 파일 생성 화면 >
VLSI Design Lab.

Quartus 사용법 (Schematic)

< BDF 파일 생성 화면 >
VLSI Design Lab.

Quartus 사용법 (컴파일)
VHDL, Verilog 또는 Schematic 파일을 생성하고 코딩이 완 료되면, 컴파일 명령을 통해 작성된 파일의 컴파일 한다.

컴파일을 통해 생성된 .sof파일은 FPGA에 다운되며, 이 파 일은 FPGA의 Logic Unit의 연결 정보를 포함하고 있다.
컴파일 중의 오류는 작업 창 하단의 메시지 창에서 확인할 수 있다.

VLSI Design Lab.

Quartus 사용법 (컴파일)
컴파일 관련 메뉴

Project Navigator Setting Assignment Editor

Programmer Compilation Report Start Simulation Start Timing Analyzer Start Analysis & Synthesis Start Compilation

Timing Closure Floorplan

VLSI Design Lab.

Quartus 사용법 (컴파일)
Project Navigator : 화면의 좌측 상단에 프로젝트의 계층 구조, 파일 등 을 표시한다. Setting : 프로젝트 생성 시 설정했던 디바이스, 툴 설정과 같은 사항과 컴파일과 관련된 설정 등을 할 수 있다.

VLSI Design Lab.

Quartus 사용법 (컴파일)
Assignment Editor : 컴파일 후 FPGA에 다운로드 하기 위해 각 입출력 포트에 FPGA의 핀의 mapping을 한다.

VLSI Design Lab.

Quartus 사용법 (컴파일)
Start Compilation : 설계한 회로도나 HDL 코드에 대한 컴파일을 실행 한다. 좌측 하단의 Status창에서는 컴파일의 진행 상태를 표시하며, 하 단 창에서는 컴파일에 관련된 메시지가 표시된다. 컴파일 완료 후에는 Compilation Report를 확인할 수 있다.

VLSI Design Lab.

Quartus 사용법 (컴파일)
Analysis & Synthesis : 컴파일의 기능 중 Synthesis와 관련된 부분을 수 행한다. Timing Analyzer : 컴파일의 기능 중 Timing과 관련된 부분을 수행한다. Start Simulation : 설계한 회로나 HDL 코드에 대한 시뮬레이션을 실행 한다.

Compilation Report : Compilation Report를 보여준다.

VLSI Design Lab.

Quartus 사용법 (컴파일)
Programmer : 컴파일과 pin assign이 끝난 최종 파일을 FPGA에 download한다. Download를 위한 단계는 회로 설계 -> 컴파일 -> pin assign -> 컴파일 -> download

VLSI Design Lab.

Quartus 사용법 (컴파일)
Programmer 설정 – 초기 사용 시 Hardware Setup에서 USB-Blaster[USB-0]로 설정한다. – Mode는 JTAG로 설정한다.

VLSI Design Lab.

Quartus 사용법 (컴파일)
Hardware Setup 후 Program/Configure를 체크한 후에 Start를 실행하면 FPGA보드로 download가 실행된다.

VLSI Design Lab.


								
To top