Domino asynchronous successive

Document Sample
Domino asynchronous successive Powered By Docstoc
					Domino asynchronous successive approximation ADC




                                    Aku sudah berusaha searching jenis-jenis ADC, tapi aku belum
menemukan arsitektur seperti ini. Yang paling mendekati adalah jenis SAR ADC. Tetapi arsitektur ini
tidak memiliki register. Mirip dengan flash ADC, proses konversi langsung menghasilkan output seketika,
tidak mengalami delay clock. Satu-satunya penyebab delay adalah propagasi komponen analog(op-amp)
yang digunakan.
Namun bedanya, arsitektur seperti ini akan jauh menghemat banyak gate dan op-amp daripada flash
ADC. Yang mutlak diperlukan dari rancangan ADC jenis ini adalah op-amp yang super teliti dan rendah
noise. (syarat umum untuk sebuah ADC).
Karena aku belum menemukan referensi dan karena kemiripan dengan flash ADC, maka arsitektur ini
aku beri nama Binary Tree - Flash ADC.

Nah, sekarang dari arsitektur di atas aku mencoba untuk mereka-reka rangkaian analognya.
Ini adalah rangkaian dari setiap stage(bit output). Bisa dibikin lebih simple ga?
Update 1 Juli 2010:
Ternyata ADC seperti ini sudah dipatenkan di AS dengan nama Domino asynchronous successive
approximation ADC. Aku terlambat 5 tahun untuk menemukan ini.

				
DOCUMENT INFO
Tags:
Stats:
views:9
posted:1/27/2013
language:Unknown
pages:2