Get documents about "??????? 7406 INVERTER open collector
Document Sample
ИЗСЛЕДВАНЕ НА TTL И C-MOS ИНТЕГРАЛНИ СХЕМИ
I. ТЕОРЕТИЧНА ЧАСТ
1. ОБЩИ СВЕДЕНИЯ ЗА TTL – ИНТЕГРАЛНИ СХЕМИ
Тук ще се спрем върху разликата между TTL – интегрални схеми от гледна точка
на изходните им стъпала.
Реалните характеристики са:
V
V
Uвх Uвх
5 5
1
1 2.4
2
0.8
0.4
0
0
t t
ВХОДНА ИЗХОДНА
Ако се подават сигнали на входа на логически елемент при спазване
параметрите от входната характеристика („0” < 0,8V; „1” > 2V ). Входното стапало на
схемата ще ги възприеме правилно.
Ако се изследва изхода на лигически TTL – елемент и същия изход се натоварва с
товар (резисто, други входове и т.н.) то трябва да се внимава параметрите да не
излязат извън параметрите от изходната характеристика („0” < 0,4V; „1” > 2.4V ).
Това е при захранване Ucc > 4,75V.
Правилното действие на логическия елемент от към входа е именно спазването
на нивата (в напрежение) на подаваната „0” и „1”.
Общо разделяне на TTL схемите на три вида според изходните стъпала:
VCC
VCC
VCC
Е
ИЗХ ИЗХ
ИЗХ
Стандартно отворен колектор 3 stats – out
/7400/ /7406/ /74125/
NORMAL OPEN – COLL
- При стандартния слу4аи е отпу6ен винаги един от двта изходни транзистори.
Тук ясно се виждат двата токови кръга:
При „1” при „0”
ЛЕ
VCC
R VCC
130
Rt
ЛЕ
1
0
Rt
Ако се направи анализ се вижда, че I1 << I0 за 7400 – I1 = 0,4 mA; I0 = 16mA.
Поради тази причина трябва да се внимава товара Rт (това може да са входове
или други ЛЕ) да не е под определената стойност. Това би довело до „0” > 0,4V; 1 <
2,4V.
При TTL схеми с „open-coll” изходният транзистор е с езведен колектор. Това
позволява:
- По-голям изходен ток
VCC V c-op
Rt
ЛЕ
0
Vc-op≠5V (Vcc Vc-op <30V) I0 < 40 mA
Възможно е свързване към релета.
+ Vc-op
VCC
ЛЕ
Възнможно е свързване на лампи, светодиоди.
VCC
Iд = 10mA
Ъзможно е съгласуване между TTL и CMOS.
VDD = 15V
VCC +5V
“1” = +5V
Rc
TTL
CMOS
“0” = 0V
“1” = 15V
Vss = 0V
- TTL елементи с възможност изхода на схемата да премине в 4-то състояние –
HiZ. Това състояние наричаме онова, при което двата изходни транзистори са
запушени.
IN
Rc Rc
D1
ENABLE
T1
D2
T1
IN OUT OUT
T3
ENABLE
При „0” на вход „Е” D1 отпушен и Т1 не получава захранване
UB2 = UB3 = 0V
T2, T3 запушени
Изхода OUT = HiZ (изключен)
X1
E1 E2 E3 Y
Y
X2 1 1 1 Z1
X3 0 1 1 X2
1 0 1 X2
E1 E2 E3
1 1 0 X3
Това позволява да се свържат изходи на 0 0 0
късо и да мултиплекси-рат входове.
Тези контоактори са забранени, тъй като 0 0 1
ще повредят изходите на едновременно
0 1 0
разрешените схеми.
1 0 0
Параметри на използваните схеми.
Iin0 Iin1 Iout0 Iout1 Iout2
7400 1,6 mA 40 µA 16 mA 0,4 mA -
7406 1,6 mA 40 µA 40 mA - -
74125 1,6 mA 10 µA 16 mA 5,2 mA 40 mA
Параметри на 4011 – за UDD = 5 V
Iin = 1 µA
Iout0 = 0,25 mA
Iout1 = 0, 25 mA
Схеми на свързване на TTL
X1 Y = X1X2 Y=X
X
X2
+5V/’1'/
X Y = const ‘1’
Y=X
X
+5V/’1'/
R = (1-100)kΩ
Y=X
X
За предпочитане – R с паразитните капацитети образува филтър, а също и
не позволява силно насищане на вх. Транзистор и от тук повисоко
бързодействие.
Y=X
X
Не свързан вход (висящ) се възприема от ЛЕ като „1”.
+5V
R>100KΩ
Y
X
Недопостимо R > 100kΩ. Възможност за самовъзбуждане
Y
X
R > 500KΩ
Недупустимо - UR ще надвиши 0,4V и входа вместо „0” ще се възприеме за
„1”.
OPEN COLL
VCC
R
X Y
Y=X
В зависимост от R е тока, а от тук и товарната способност.
Схема на свързване: „жично ИЛИ”
VCC
X1 X2 X3 Y
0 0 X X3
0 X 0 X2
X 0 0 X1 X1
0 0 0 1
X2
1 X 0 0
X 1 X 0 X3
X X X 0
2. ОБЩИ СВЕДЕНИЯ ЗА MOS И CMOS СХЕМИ
При производството на лог.схема с MOS технология се постига по голяма степен на
интегралност. Освен това в схемната конструкция вместо резистор може да се използва
MOS транзистор, което намалява площа, намалява резсейваната мощност, увеличава
производителността и интегралността.
За цифровата техника са разработени N и P – MOS схеми с индуцирани канали под
общото название CMOS. Тези схеми се характеризират с ниско прагово напрежение UGS
< 1 V и UDS = 3-18 V. Основната структора на CMOS елемент:
UDD
Вх T1 T2 Y
0 ОТП ЗАП 1
P
1 ЗАП ОТП 0 T1
ВХОД ИЗХОД
N
T2
Uss
Няма резисторен товар. Товарът е динамичен.
Няма протичане на токове. Управлението е с напрежение.
При UDD = +5 V , RDS на отпушения = 500 Ω-1 КΩ, на запушения – (5-10) М Ω. Лог.
„0” = 0,1 V; лог. „1” = 4,9 V.
Напълно съвместими параметри с TTL схеми.
3. СЪГЛАСУВАНЕ МЕЖДУ TTL И CMOS
При еднакжо захранване UCC = UDD = +5V
VCC
V
Uвх
5
1
R = 1÷2kΩ 3.5
0.4
0
TTL CMOS t
R – Повишава „1” на изхода на TTL, тъй като вх. Характеристика има „1” > 3,5V.
+5V
R = 10kΩ
TTL
CMOS
TTL
TTL
open-coll CMOS
НЕДОПУСТИМО
VCC
7406 TТ
CMOS TTL
TТ
CMOS
TTL TТ
ДОПУСТИМО
II.ОПИСАНИЕ НА ЛАБОРАТОРНИЯ МАКЕТ
На лабораторния макет „TTL-CIRCUITS” са монтирани интегрални схеми 7400, 74125,
7406 и CMOS – 4011, подобно резгледани по-горе.
Тяхното означение и принципна схема е дадено в края – Каталог.
На макета има индикация, реализирана с 7606.
РАБОТА С МАКЕТА
Постановката включва: - захранващ блок
- клавиатура
- макет TTL-CIRCUITS
- С проводникови мостове се свързва схемата на макета
- Включва се захранващия блок
- С моно клок (М.С) се задават единични импулси от клавиатурата
- С превключватели X1, X2, X3, X4 се задава двоична информация от
клавиатурата.
III.ЗАДАЧИ ЗА ИЗПЪЛНЕНИЕ
1. Да се снеме входната характеристика на:
7400
7406 open-coll
74125 BUFFER -3st.
чрез подавне на 100%, 80%н 60%, 40%, 20% от входовите импулси.
2. Да се изследва изходната характеристика на 7406/open-coll/ при различни
товари R = 10k, 1k, 0,5k и със светодиод.
3. Да се свърже „жично ИЛИ”.
4. Да се изчисли товарната способно на 7400, 74125, 7406 – като се използва
дадената таблица за токовете.
5. Д се изследва 74125 и се снеме таблиацата на истинност.
6. Да се провери как ТТL схеми приемат не свързан вход; как CMOS схема /4011/ -
приема не свързан вход.
7. Да се свържат последователно TTL-CMOS и CMOS-TTL.
IV.СЪДЪРЖАНИЕ НА ПРОТОКОЛА
1. Да се начертаят вх.характеристики от изследваните в проценти от 5V, а също и
във волтове.
2. Да се изчислят изходните токове.
3. Да се начертае схема „жично ИЛИ”.
4. Да се начертаят схемите.
5. Да се начертае схемата и ТИ за превключвател на 4вх.
6. Да се начертаят ТИ на изследването.
7. Да се начертаят схемите.
V. КОНТРОЛНИ ВЪПРОСИ
1. Какви са „логическите” разлики между TTL и CMOS?
2. Какви са товарните способности на TTL и CMOS?
3. Как се съгласуват TTL и CMOS?
КАТАЛОГ 7406 „INVERTER” – open-collector
1 1 2
X Y
3 1 4
X Y
5 1 6
X Y
9 1 8
X Y
11 1 10
X Y
13 1 12
X Y
Y=X X Y
Vcc
14 13 12 11 10 9 8
1 2 3 4 5 6 7
GND
Vcc
R1 R2
X
Y
T2
T1
T3
D1 R3
КАТАЛОГ 7400 „NAND - normal”
X1 X2 y
0 0 1
0 1 1
1 0 1
1 1 0
1
X1 & 3
Y
2
X2
4
X1 & 6
5
X2
9
X1 & 8
Y
10
X2
X1
12
X1 & 11
Y X2
13
X2
Vcc X2 X1 Y X2 X1 Y
14 13 12 11 10 9 8
1 2 3 4 5 6 7
X1 X2 Y X1 X2 Y
Vcc
R1 R2 R4
T4
X1 T1 T2
D3
X2
Y
T3
D1 D2
R3
GND
КАТАЛОГ 74125 ‘BUFFER – 3 stats-outputs’ E X Y
1 X Z
0 0 0
0 1 1
1
X1 X 3
2 Y
X2 E
4
X1 X 6
5 Y
X2 E
9
X1 X
8 X Y
10 Y
X2 E
E
12
X1 X 11
13 Y
X2 E
Vcc
14 13 12 11 10 9 8
1 2 3 4 5 6 7
GND
Vcc
X Y
E
КАТАЛОГ 4011 „CMOS – NAND” X1 X2 Y
0 0 1
0 1 1
1 0 1
1 1 0
1
X1 & 3
Y
2
X2
5
X1 &
6 4 Y
X2 X1
Y
8
X1 & 10 X2
9 Y
X2
12
X1 &
13 11 Y
X2
Vcc X2 X1 Y Y X1 X2
14 13 12 11 10 9 8
1 2 3 4 5 6 7
X1 X2 Y Y X2 X1
GND
Vdd
Y
X1
X2
Vss
