BJT - PowerPoint

Document Sample
BJT - PowerPoint Powered By Docstoc
					Contents
   디지털 기술을 사용한 아날로그 신호의 전송
   양자화 오차와 오차 발생의 최소화 기술
   최소 표본율 계산 방법
   아날로그-디지털 변환기의 장점과 단점
   펄스 변조 기술의 종류와 특징
   디지털 신호 처리(DSP)의 개념
1. 데이터의 디지털 전송
• Data의 종류
- 디지털 형태 ; 컴퓨터 데이터
- 아날로그 형태 ; 음성, 비디오 신호 등
  ⇒ 전송 전에 디지털 형태로 변환

• 디지털 통신의 유래
 : 컴퓨터간 데이터 통신
  (ex) 근거리 지역 통신망(LAN, local area
    network)
1. 데이터의 디지털 전송

• 디지털 통신 시스템의 성장 이유
1. 컴퓨터 사용의 급증으로 컴퓨터간 통신 및 데이터
  교환 방법 필요

2. 디지털 전송 방법이 아날로그 통신 기술보다 유리

3. 전화 시스템의 아날로그에서 디지털로 전환
1. 데이터의 디지털 전송
(1) 컴퓨터의 급증
< 컴퓨터 데이터 통신의 일반적인 예 >
① 파일 전송
② 전자 우편(E-mail)
③ 게시판(BBS: Bulletin board systems)
④ 컴퓨터와 주변 장치의 연결
⑤ 정보 접근 : (ex) 온라인 서비스, 인터넷 등
⑥ 근거리 지역망(LAN, local area network)
1. 데이터의 디지털 전송
(2) 컴퓨터 이외 디지털 통신의 사용
① TV 원격 제어
    ⇒ 적외선 빔을 변조하여 채널, 음량 조절
②   차고 문 개폐기
    ⇒ VHF나 UHF 무선 송신기를 변조하는 이진 코드 발생
③ 반송파 전류 제어
    ⇒ 반송파 신호를 변조하는 이진 코드를 발생한 다음 60 Hz AC 전력
    신호에 중첩하여 가정에서 전구와 가전 제품을 원격 제어
    (ex) X-10 시스템

④   모형의 무선 제어
     ⇒ 이진 제어 코드의 무선전송으로 모형 비행기, 자동차의 원격 제어
1. 데이터의 디지털 전송
(3) 디지털 통신의 이점
① 잡음 면역성 강함
② 오류 검출과 교정 용이한 가능
③   시분할 다중화와의 호환성
④   디지털 신호처리 가능

(4) 디지털 통신의 단점
① 신호의 대역폭이 아날로그 방법보다 10배 이상
② 디지털 통신 회로는 보통 아날로그 회로보다 더 복잡
    ⇒ 많은 회로가 보통 IC 형태로 되며 간단하고 저가
 디지털 통신의 이점
① 잡음 면역성
1) 아날로그 신호
 잡음의 영향
- 신호가 매체나 채널을 통해 전달될 때 잡음이 추가된다.
- S/N비가 감소하고, 신호 복원이 어렵다.
- 불충분한 진폭의 신호는 잡음에 의해 완전히 붕괴될 수 있다.

 잡음 방지 대책
- 송신기에서 프리엠파시스 회로와 수신기에서 디엠파시스 회로 사용
- FM 신호는 수신기에서 잡음을 잘라내어 복원
 ⇒ 잡음에 의한 신호의 위상 변조는 여전히 품질 저하시킴
 디지털 통신의 이점
2) 디지털 신호
 아날로그 신호보다 잡음에 더욱 강한 이유
: 이진수 ‘1’을 이진수 ‘0’으로 또는 그 역으로 만들려면 잡음의 진폭이
 신호 진폭보다 매우 높아야 하기 때문

 디지털 신호의 전송시 영향
- 케이블 전송시, 케이블이 LPF와 같이 동작하여 펄스 신호에 존재하는
 고조파들을 여과시켜서 신호를 둥글게 만들고 일그러지게 함
- 무선 전송시, 신호의 진폭이 심하게 줄어 듬
 디지털 통신의 이점
 이진 신호 재생(binary signal regeneration)
 : 연산 증폭기의 비교기나 슈미트 트리거로 구성된 드레스홀드 회로가
   설정된 드레스홀드 위나 아래에서 트리거 되도록 하고, 드레스홀드를
  신중히 설정하면 논리 레벨만이 회로를 트리거 하도록 함




         (a) 이진 신호에서 잡음, (b) 재생 후 명료한 이진 신호
 디지털 통신의 이점
 이진 신호 전송의 장점

①   장거리 전송 가능

    : 전송 매체에서 손실된 진폭을 복원하고, 전송 과정 중에 부가된
    잡음을 극복하는 방법으로 신호를 재생하면, 장거리 목적지에서
    수신된 신호는 원래 신호와 정확히 같은 모양을 갖는다.


② 오류 율이 최소
    : 신호 재생 방법으로 잡음의 영향을 최소화 가능하기 때문
 디지털 통신의 이점
② 오류 검출과 교정
 오류가 발생하면, 특별한 회로에 의해서 검출 가능
 수신기가 전송 오류를 인지하면 데이터 재전송 가능
 오류의 종류와 위치 식별의 정보로 사용 전 오류 교정 가능


③ 시분할 다중화와의 호환성
  디지털 데이터 통신은 시분할 다중화 구조에 적합
  다중화(multiplexing)
   : 단일 통신 채널이나 매체에서 2개 이상의 신호를 동시에 전송
  - 주파수 분할 다중화(FDM, frequency division multiplexing)
    ⇒ 아날로그 기술
  - 시분할 다중화(TDM, time division multiplexing)
    ⇒ 디지털 기술
 디지털 통신의 이점
④ 디지털 신호 처리
 DSP(digital signal processing)
  : 아날로그 신호를 디지털로 변환하고, 빠른 디지털 컴퓨터를 사용하여
    신호 처리하는 것을 말한다.

 신호처리(signal processing)란?
  - 필터링, 등화, 위상 편이, 다른 전통적인 아날로그 신호처리 방법,
    데이터 압축 기술, 데이터 저장 등을 포함한다.
  - 컴퓨터에서 독특한 수학적인 알고리즘들을 실행하여 수행된 다음
    디지털 신호는 다시 아날로그 형태로 변환된다.
 DSP의 이점
  - 동일한 아날로그 기술에 비해 처리상 상당한 향상
  - 아날로그 형태에서 이용할 수 없는 처리 과정 허용
2. 데이터 변환


       변환 회로 이용           변환 회로 이용




아날로그 형태의      디지털 형태의           아날로그 형태의
  데이터           데이터               데이터


              처리, 저장 가능         사용자 최종 사용
2. 데이터 변환
(1) 데이터 변환의 기본 원리

 Analog-to-digital conversion
  : 아날로그 신호를 디지털 신호로 변환
   by using ‘ADC, analog-to-digital converter’
2. 데이터 변환

 Digital-to-analog conversion
  : 디지털 신호를 아날로그신호로 변환
   by using ‘DAC, digital-to- analog converter’ or ‘decoder’
2. 데이터 변환
 A/D 변환 과정

Analog                           Digital
         Sampling   Quantizing
Signal                           Signal
2. 데이터 변환
① 표본화(Sampling)
 ; 일정한 시간 간격(표본화 간격 t)로 아날로그 신호를 표본화 하거나 측정
   하는 과정




                  < 아날로그 신호의 표본화 >
2. 데이터 변환
 나이퀴스트 주파수(Nyquist frequency)
  : 아날로그 신호의 고주파 정보를 유지하기 위해서 파형이 적절하게 표현
   되도록 충분한 표본의 수, 즉 아날로그 신호의 최고 주파수의 2배의 비율
   로 표본화 하는 최소 표본화 주파수(표본화 간격 t의 역수)를 말한다.
 실제 표본화율
  - 아날로그 신호의 최고 주파수의 2.5∼3배 이상
  - 비용, 복잡도, 채널 대역폭, 실용 회로의 유용성, 용도에 따라서 결정
  - FM 방송(음성의 최대 주파수 15kHz) 의 경우
   ⇒ 3∼10배 또는 3 x 15 kHz = 45 kHz ∼10 x 15 kHz = 150 kHz
  - CD 플레이어(음악 신호의 최대 주파수 20kHz까지 저장)의 경우
   ⇒ 44.1kHz 또는 48kHz
2. 데이터 변환
② 양자화(Quantizing)
  ; 입력 전압 범위를 이산 증분으로 분할하고, 표본화 과정 동안에 측정된
   아날로그 전압을 그 전압에 제일 가까운 전압의 증분으로 할당하며, 각
   증분을 이진수로 표현하는 것이다.
2. 데이터 변환

 이진수 표현의 비트 수가 N-비트일 때,
  - 전압 레벨의 수 2N개
  - 전압 증분의 수 2N - 1개


(ex) A/D 변환기가 4개의 출력 비트를 생성한다면,
  - 전압 레벨의 수 : 24 또는 16개
 - 전압 증분의 수 : 24 – 1 또는 15개
2. 데이터 변환
③ 양자화 오차(Quantizing Error)
 ; 전압 증분 사이에 있는 어떤 값의 아날로그 전압이 그 전압에 가장
  가까운 전압 증분의 이진수 값을 생성함으로써 발생되는 오차
 (ex) 아날로그 입력의 표본화 전압이 11.7V일 때,
     ⇒ 이진수 ‘1100’ (10진수 12) 생성
 양자화 오차를 줄이는 방법
  ; 아날로그 전압 범위를 더 많은 수의 더 작은 전압 증분으로 나눈다.
   ⇒ 전압 증분을 표현하기 위해서 더 많은 비트 수가 필요
(ex) 4-비트 사용하면 아날로그 전압 범위가 24 또는 16 전압 증분 발생
   8-비트 사용하면 아날로그 전압 범위가 28 또는 256 전압 증분 발생
   ⇒ 비트의 수가 커질수록 아날로그 범위에 대한 증분의 수가 커지고,
     양자화 오차는 더욱 작아진다.
2. 데이터 변환
 양자화의 최대 오차
  ; A/D 변환기가 동작하는 전압 범위를 증분의 수로 나누어 계산
(ex) 10-비트 A/D 변환기에서 입력 전압 범위가 0∼6V일 때,
    최소 전압의 증분 단계(최대 오차) = 6/1023 = 5.86×10-3 = 5.865 mV
 양자화의 평균 오차
  ; 최대 오차 값의 1/2

< 예제 1 >
 디지털로 전송하고자 하는 정보 신호가 71.4μs의 주기를 갖는 구형파이
다. 대역폭이 제4 고조파를 포함한다면 파형이 적절하게 통과되는 것으로
결정되었다. (a) 신호 주파수, (b) 제4 고조파, (c) 최소 표본화 주파수(나이
퀴스트율)를 구하시오.
(a) f= 1/ t = 1/(71.4 x 10-6) = 14,006 Hz ≒14 kHz
(b) f제4고조파 = 4 x 14 kHz = 56 kHz
(c) 최소 표본화율 = 2 x 56 kHz = 112 kHz
2. 데이터 변환
 D/A 변환 과정
 ; 이진수들을 순차적으로 받아서 그에 비례하는 아날로그 전압으로 변환


     Digital                    Analog
               A/D Converter
     Signal                     Signal

  D/A 변환기의 출력은 계단형 특성을 가진다.
  D/A 변환기의 출력 전압은 단지 실제 아날로그 신호의 근사값이다.
  D/A 변환기 출력을 LPF를 통과시키면 계단형을 제거할 수 있다.
  이진 워드가 많은 비트 수를 포함하면, 아날로그 전압 범위는 더 작은
  증분으로 나누어지고, 출력 단계 증분은 더 작아진다.
   ⇒ 원래의 아날로그 신호에 더욱 가까운 근사에 이르게 된다.
2. 데이터 변환
 D/A 변환기는 원래 신호의 계단 근사화를 생성한다.
2. 데이터 변환
(2) D/A 변환기
 D/A 변환기의 구성
2. 데이터 변환
① 기준 조절기
 제너 다이오드가 DC 입력 전압을 받아서 매우 정밀한 기준전압으로 변환

 기준 전압은 최대 입력 전류를 만드는 기준 저항기 R을 통해서 회로의 정
  밀도를 설정하는 저항기 회로망으로 전달

 IFS (Full-Scale Current) ; 기준 저항기 R에 흐르는 전류

                          IFS = VR/RR

  여기서, VR = 기준 전압
        RR = 기준 저항기
2. 데이터 변환
② 저항기 회로망
 기준 전압을 이진 입력에 비례하는 전류로 변환

 출력은 이진 입력 값에 직접 비례하는 전류이며, 풀-스케일 기준 전류이다.

 출력 전류의 최대값 계산

                  I out = IFS (2N - 1) / 2N

 ⇒ 요즘 일부 D/A 변환기는 저항기 회로망 대신에 커패시터 회로망 사용
2. 데이터 변환
③ 출력 증폭기
 저항기 회로망의 비례 출력 전류는 연산 증폭기에 의해 비례 전압으로 변환
 연산 증폭기는 신호의 극성을 바꾼다.
 연산 증폭기의 출력 전압 계산
                 Vout = - IoRf
 피드백 저항을 적절한 값으로 선택하면, 출력 전압을 원하는 값으로 척도를
 정할 수 있다.

④ 전자 스위치
 전자 스위치는 다이오드나 트랜지스터로 구현된다.
 전자 스위치는 카운터, 레지스터, 마이크로컴퓨터의 출력포트에서 나오는

 병렬 이진 입력 비트에 의해서 제어된다.
2. 데이터 변환
 R-2R 사다리꼴 회로망을 갖는 D/A 변환기




   저항기 회로망이 R-2R 사다리꼴 회로망으로 구성
   8, 10, 12, 14, 16-비트 이진 워드 변환 가능
   대부분 새로운 D/A 및 A/D 변환기들은 커패시터 회로망 사용
2. 데이터 변환
 D/A 변환기의 주요 규격
  ; 분해능(resolution), 양자화 오차(quantizing error), 안정시간(settling
  time)

① 분해능
 DAC의 출력 전압 범위에 대해서 DAC가 생성하는 총 증분 수
 비트 수와 직접 관련되며, 최저의 전압 증분 변화
 분해능 계산 :
  분해능 = (기준 전압) / (출력 증분의 수) = VR / (2N –1)

 (ex) 10V의 기준 전압과 8-비트 D/A 변환기의 분해능

   10/(28 -1) = 10/255 = 0.039 V = 39 mV
  ⇒ 고정밀 응용을 위해 보다 큰 입력 워드를 갖는 D/A 변환기 사용
2. 데이터 변환
② 양자화 오차
 기준 전압 값인 풀-스케일 전압에 대한 최소 증분의 백분율로 표시
 양자화 오차 ≤ 최소 증분 백분율의 1/2

(ex) 10V 기준 전압의 8-비트 D/A 변환기의 오차

 최소 증분 : 10/28 = 0.039V 또는 39mV
 최소 증분의 백분율 : 0.039/10 x 100 = 0.39%
 양자화 오차 : 최소 증분 백분율의 1/2 = 0.39/2 = 0.195%
 ⇒ 양자화 오차 전압 : 0.00195×10 = 0.0195V 또는 1.95mV
2. 데이터 변환
③ 안정시간
 D/A 변환기의 출력이 ±½ LSB(least significant bit) 변화 이내로 안정되
는
  데 소요되는 시간
 안정시간의 발생 이유
 ; 이진 입력 변화가 일어날 때, 전자 스위치가 ON과 OFF로 되고 어떤
   회로의 커패시턴스가 충전 또는 방전하는데 일정 시간이 소요
    ⇒ 이진 입력이 변화하는 동안에 출력에서 링깅(ringing)과 오버슈트
   (overshoot)가 발생하며, 스위칭 동작으로 인한 과도(transient) 상태 발
   생하므로, 출력이 안정되어야 이진 입력을 정확하게 표현하는 출력이
   된다.
 8-비트 D/A 변환기의 경우, 출력 안정은 출력 전압이 최소 전압 변화
  39mV의 1/2 또는 19.5mV 이하일 때로 전형적인 안정시간은 100ns 범위
 안정시간은 회로의 최대 동작 속도 결정
  ; 100ns의 안정시간 ⇒ 1/100×10-9=10MHz의 주파수
2. 데이터 변환
(3) A/D 변환기

Analog                                 Digital
           Sampling      Quantizing
Signal                                 Signal


 표본-유지(S/H, sample and hold) 회
로
 표본 모드(sample mode) 동안에 아날로그 입력 신호를 그대로 통과
 유지 모드(hold mode) 기간에 표본화 순간의 특정 전압 레벨 기억
  ⇒ S/H 증폭기의 출력은 표본 시간에서 진폭의 값인 고정된 DC 레벨
2. 데이터 변환
① S/H 회로의 구성과 동작




  표본 또는 추적 모드
 • S/H 제어신호가 high일 때, MOSFET는 ON되어 입력 신호를 증폭기에
   연결하는 매우 낮은 값의 저항기처럼 작용
 • 커패시터의 전하는 입력 신호를 추종
2. 데이터 변환
 유지 모드
• S/H 제어 신호가 high일 때, MOSFET는 ON되어 입력신호가 커패시터와
 연산 증폭기의 입력으로 전달
• S/H 제어 신호가 low일 때, MOSFET는 차단되나 커패시터의 전하는 유지
• 증폭기의 매우 높은 입력 임피던스로 커패시터가 비교적 오랜 시간 동안
  전하를 보유
• S/H 제어 펄스가 high(표본)에서 low(유지)로 전환되는 시점(표본화 순간)
  의 입력 신호의 전압 값이 S/H 증폭기의 출력
  ⇒ 이 출력은 그에 비례하는 이진수로 변환되기 위해 A/D 변환기로 입력

② S/H 증폭기의 주요 이점
• 어떤 고주파 신호에서 표본화 구간 동안에 아날로그 전압이 증가하거나
  감소한다면, A/D 변환기를 혼동시키고 개구 오차(aperture error)를 발생
• S/H 증폭기는 표본화 구간 동안, 커패시터에 아날로그 전압을 저장하고
  있어, 표본화 구간 동안에 전압을 일정하게 유지하므로 양자화가 정확
2. 데이터 변환
 카운터형 A/D 변환기




① 카운터형 변환기의 구성
 ; 이진 카운터(binary counter), D/A 변환기, 아날로그 전압 비교기
2. 데이터 변환
② 변환 과정
a) 변환시작 펄스가 제어논리에 인가될 때 시작
 ⇒ 카운터를 ‘0000’로 리세트, D/A 변환기의 출력 전압 0V

b) 아날로그 입력 전압이 D/A 변환기의 출력보다 커서 비교기의 출력은 ‘1’
 ⇒ AND gate enable하여 clock 펄스가 카운터 값을 증가

c) 카운터 값이 증가할 때, D/A 변환기의 출력이 단계적으로 증가 시작
 ⇒ 카운터는 계속 증가하고, D/A 변환기의 출력 전압도 계속 증가

d) D/A 변환기의 출력 전압이 아날로그 입력 전압 값보다 커지는 점에서
 아날로그 전압 비교기는 이진수 ‘0’을 출력하여 AND gate disable 시킴
 ⇒ clock 펄스가 카운터에 공급되지 않고, 카운터에 보관된 이진수는 아날
  로그 입력 값에 비례하게 되며 카운터의 출력이 A/D 변환기의 출력이 됨
2. 데이터 변환
③ 기준 전압 5V인 4-비트 카운터형 A/D 변환기의 예
   분해능 : 5/15=0.3333V
   최소 증분 : 0.3333V
   오차 : ±0.16667V 이하
   기준 전류 : IFS = VR / RR = 5 / 5000 =0.001=1mA (RR = 5kΩ)
   최대 출력 전류 : I0 = IFS (2N -1) / 2N = 1 (15/16) = 0.9375 mA
   최대 출력 전압 : Vo = IoRf = 0.9375mA x 5kΩ = 4.6375 V (Rf =5kΩ)
   증분 하나의 최소 출력 전압 :
     Io = IFS / (2N -1) = 1 ( 1 / 15 ) = 0.667 mA
     Vo = Io Rf = 0.667 x 10-3 x 5000 = 0.3333 V
(ex) A/D 변환기의 입력 전압이 3.5V일 때
 카운터 출력 : 3.5/0.3333=10.5 또는 11 증분 단계 ⇒ 카운터 숫자 ‘11’
 연산 증폭기의 출력 전압 :
    Io = IFS = 1 ( 11 / 15 ) = 0.7333 mA
   Vo = Io Rf = 0.7333 x 10-3 x 5000 = 3.6667 V
 연산 증폭기의 출력이 아날로그 입력보다 크면 비교기가 전환되어 카운
   터를 정지시키고, 카운터의 이진수와 A/D 변환기의 출력은 실제 입력
   3.5V에 가장 가까운 3.6667V를 나타내는 수인 ‘1011’이다.
2. 데이터 변환




    카운터형 A/D 변환기의 D/A 변환기 출력
2. 데이터 변환
④ 카운터형 A/D 변환기의 장·단점
 장점 : 매우 간단하고 효과적이다.
 단점 :
 - 속도가 느리다.
    ⇒ 8-비트 ADC의 클록이 1MHz이면 변환시간은 255×1 ㎲ = 255㎲ 소요
 - 매우 낮은 주파수에서만 잘 동작한다.
    ⇒ 표본화 주기 255㎲는 3,922Hz의 표본화 주파수로 나퀴스트 표본화율
에
     따라 입력 아날로그 신호의 최고 주파수의 상한은 1,961Hz이다.
 - 변환 시간이 아날로그 신호의 진폭에 따라 변하며, 동일하지 않은 변환
    시간은 균일하지 않은 표본화율 초래
    ⇒ 최대 변환 시간으로 설정된 속도로 표본화 하여 해결 가능
     연속 근사 방법(successive approximation method) 사용하여 해결
2. 데이터 변환
 연속 근사형 A/D 변환기
2. 데이터 변환
① 연속 근사형 변환기의 구성
  ; 연속근사 레지스터(SAR, successive approximation register), D/A 변
환기,
    아날로그 전압 비교기
  ⇒ 카운터형 A/D 변환기의 카운터를 SAR로 대체하여 성능을 향상시킨
     것으로 카운터형 A/D 변환기의 동작과 유사
② 변환 과정
a) SAR이 처음에 0으로 리세트 되었다고 가정한다.
b) 변환이 시작될 때, MSB가 on되어 출력에 10 000 000을 발생하고 D/A
   변환기의 출력이 ½-스케일로 가도록 한다.
c) D/A 변환기의 출력이 인가된 연산 증폭기의 출력은 아날로그 입력과
   함께 아날로그 전압 비교기에 인가된다.
d) 만일 D/A 변환기의 출력이 아날로그 입력보다 크면, 비교기는 SAR이
   MSB를 off시키도록 신호를 보내고, 다음의 MSB가 on된다.
2. 데이터 변환
e) D/A 변환기의 출력은 그에 비례하는 아날로그 값으로 변환되어 다시
   입력과 비교된다.
   - D/A 변환기 출력이 여전히 입력보다 크면, 그 비트는 off 된다.
   - D/A 변환기 출력이 입력보다 작으면, 그 비트는 이진수 1로 남아있다.
f) 다음 MSB가 on되고 또 다른 비교가 이루어진다.
   비교 과정은 모든 8-비트가 on 또는 off되고 8번의 비교가 이루어진다.
g) 출력은 입력에 비례하는 8-비트 이진수이다.
h) 200kHz의 클록 주파수를 사용하면 각 비트 결정이 클록 주기(5㎲) 동안
   이루어지므로, 8번 비교를 위한 총 변환 시간은 8×5=40㎲이다.

③ 특징
   빠르고 일관성이 있다.
   변환 시간은 약 2∼200㎲ 이용 가능
   8, 10, 12, 16-비트 유형 이용 가능
   연속 근사형이 대부분의 IC형 A/D 변환기에서 사용
2. 데이터 변환
 플래시형 A/D 변환기(flash-type A/D converter)
2. 데이터 변환
① 플래시형 변환기의 구성과 동작
 큰 저항성 전압 분배기와 다수의 아날로그 비교기 사용
 소요 비교기 수 : 2N - 1 (N 원하는 출력 비트의 수)
 (ex) 3-비트 A/D 변환기는 23-1 = 8-1 =7개의 비교기 필요
 저항성 전압 분배기는 DC 기준 전압 범위를 동일한 증분의 수로 분배
 전압 분배기의 각 분기점은 각 아날로그 비교기의 비반전 입력에 접속
 아날로그 입력 전압은 모두를 함께 접속된 비교기의 반전 입력을 구동
 아날로그 입력이 분배기 분기점에서 기준 전압보다 더 크다면, 비교기
 출력이 이진 ‘1’, 작다면 ‘0’이 되게 동작
(ex) 아날로그 입력 전압이 4.5V이라면, 비교기 4, 5, 6, 7의 출력이 이진 ‘1’
이
     되고, 나머지 비교기의 출력들은 이진 ‘0’이 된다.
 부호기(encoder)는 비교기의 7-비트 입력을 3-비트 이진 출력으로 변환
2. 데이터 변환
② 플래시형 변환기의 장·단점
 장점
 - 가장 빠른 형태의 A/D 변환기이다.
   ⇒ 결정 과정을 거치지 않으며, 비교기의 스위칭과 논리 전파지연 시
     간 정도로 빠른 출력을 생성
 - 변환 속도는 전형적으로 100 ns 이하이며, 50 ns 이하 가능
 - 영상 신호와 같은 고주파 신호의 디지털화에 적합하다.

 단점
 - 복잡하고 비싸다.
  ⇒ 필요한 비교기의 총수는 2의 멱승(power)을 기반으로 하므로, 큰 이
    진수에 대해서 많은 아날로그 비교기들이 필요
       (ex) 8-비트 변환기 : 28-1 = 255개의 비교기 회로 소요
 - 비교기가 선형 회로이므로 디지털 회로보다 더 많은 전력을 소비한다.
2. 데이터 변환
< 예제 2 >
14-비트 수를 사용하는 A/D 변환기의 전압 범위가 -6∼+6V이
다. (a) 표현되는 이산 레벨(이진 부호)의 수, (b) 총 전압 범위를
나누는데 사용된 전압 증분의 수, (c) 최저 전압 증분으로 표현
된 디지털화 분해능을 구하시오.
<해>
(a) 2N = 16,384
(b) 2N - 1 = 214 - 1 = 16,384 - 1 = 16,383
(c) 총 전압 범위가 -6∼+6V 또는 12V이므로,
   분해능 = 12 / 16,383 = 0.7325 mV or 732.5 uV
3. 데이터의 병렬과 직렬 전송
(1) 병렬 데이터 전송
3. 병렬과 직렬 전송
 병렬 전송의 개요
 부호 워드의 모든 비트들이 동시에 전송된다.

 전송하고자 하는 이진 워드는 대개 각 비트마다 하나의 플립플롭을 포함
 하고 있는 레지스터로 적재된다.
 각 플립플롭 출력은 그 비트를 수신회로 대개는 저장 레지스터로 전달하
 기 위해서 도선으로 접속된다.
 이진 데이터를 운반하는 다중 병렬 도선들을 대개 데이터 버스(data bus)
 라고 하며, 8개의 도선 모두는 한 개의 공통 접지선을 기준으로 한다.
3. 병렬과 직렬 전송
 장점
 전송속도가 매우 빠르다(수 나노 초)
 전송의 속도는 논리회로의 전파 지연과 케이블에 의해 발생되는 어떤
 시간 지연에 따라 결정된다.


 단점
 각 비트 당 별도의 통신 채널이 필요하므로, 장거리 통신에 비실용적이다
 - 다중 도선의 케이블이 한정된 거리( 20피트 이하)에 사용 가능하지만,
  장거리 데이터 통신에 대해서 비용과 신호 감쇠로 인하여 비실용적
 - 무선전파에 의한 병렬 데이터 전송은 각 비트마다 한 대의 송신기와
  수신기가 필요하므로 훨씬 더 복잡하고 고비용
3. 병렬과 직렬 전송
(2) 직렬 데이터 전송
  한 워드의 각 비트가 하나씩 차례로 전송된다.
  통신 시스템에서 데이터 전송은 직렬로 이루어진다.
  전송속도가 느리다.
  LSB가 먼저 전송되고, MSB가 마지막으로 전송된다.
  각 비트들은 고정된 시간 간격 t초 동안에 전송된다.
  각 비트를 나타내는 전압 레벨은 전체 워드가 전송이 완료될 때까지
  차례로 하나의 데이터 선(접지에 관하여)에 나타난다.
3. 병렬과 직렬 전송
(3) 직렬-병렬 변환
3. 병렬과 직렬 전송
 병렬-직렬 데이터 변환은 shift register에 의해 이루어진다.
 Clock 펄스가 Flip-Flop에 인가될 때, 워드의 비트들이 순차적으로 하나
  의 F/F에서 다른 F/F으로 이동된다.
 송신 레지스터의 마지막(오른쪽) F/F은 비트가 빠져나갈 때 최종적으로
  열의 각 비트들을 저장한다.
 직렬 데이터 워드는 통신 링크를 걸쳐서 전송되고, 또 다른 shift
register
  에 의해 수신된다.
 전체 워드가 수신 레지스터 안으로 들어갈 때까지 비트들이 한번에 하나
  씩 F/F으로 이동된다.
 그 다음에 수신 F/F에 저장된 데이터는 다른 회로로 병렬로 전달된다.
 직렬-병렬 데이터 전송은 컴퓨터와 주변장치의 인터페이스(interface)라
고
4. 펄스-부호 변조(PCM, pulse-code modulation)
(1) 전통적인 PCM
4. 펄스 부호 변조
 PCM 변조기 동작 개요
 시작 변환 신호는 표본된 값을 유지하기 위해서 S/H 회로를 트리거하고,
 연속 근사 A/D 변환기를 시작 시킨다.
 일단 변환이 완료되면 A/D 변환기로부터 얻어지는 병렬 워드가 쉬프트
 레지스터로 전달된다.
 쉬프트 레지스터의 병렬 이진 출력 워드는 클록 펄스에 의해서 한 비트
 씩 빠져나가 직렬 신호로 변환된다.
 하나의 8-비트 워드가 전송되었을 때, 또 다른 변환이 개시되고 다음 워
 드가 전송된다.
 얻어진 출력 신호가 연속적인 이진 워드 열이 되도록 클록과 시작 변환
 신호가 동기 되어야 한다.
 첫 번째 워드 전송은 01010101이고, 두 번째 워드는 00110011이다.
4. 펄스 부호 변조
 PCM 복조기
 직렬 데이터가 쉬프트 레지스터로 이동된다.
 클록 신호는 전송된 데이터와 정확한 동기를 확보하기 위해서 데이터로
 부터 유도된다.
 일단 8-비트 워드가 레지스터에 있으면, D/A 변환기는 그 워드를 비례하
 는 아날로그 출력으로 변환한다.
 D/A 변환기 출력은 원래 신호에 대해 계단식으로 근사한 것으로, LPF를
 통과하게 되면 평탄하게 된다.
4. 펄스 부호 변조
(2) Delta 변조

 델타 변조기는 1-비트 A/D 변환기이다.
 아날로그 입력 신호의 표본의 절대값을 전송하지 않는다.

 대신에 새로운 표본이 이전의 표본보다 높은지 또는 낮은지
  를 나타내는 0 또는 1을 전송한다.
 D/A 변환기의 분해능은 증분 단계의 최소 값으로 설정한다.
4. 펄스 부호 변조
 델타 변조기




a) 카운터는 초기에 0 (D/A 변환기의 출력이 0)의 값이라 가정한다.
b) 아날로그 입력과 S/H 출력은 영이 아닌 어떤 값에서 비교기 출력을
  이진수 1이 되게 한다.
   ⇒ 이진수 1의 출력은 카운터를 카운트-업으로 설정한다.
c) 클록은 카운터를 증가시키고, D/A 변환기의 출력이 한번에 한 단계씩
   상승하도록 한다.
4. 펄스 부호 변조
d) D/A 변환기의 출력이 아날로그 입력 값보다 작으면,
 - 비교기 출력은 이진수 1이 되고,
 - 카운터는 카운트-다운을 계속하고,
 - D/A 변환기의 출력은 한번에 한 단계씩 상승한다.
e) D/A 변환기 출력이 아날로그 입력을 하나의 증분만큼 초과할 때, 비교기
 출력은 이진수 0으로 전환된다.
f) 아날로그 신호가 계속 감소하면, 비교기의 출력은 이진수 0을 유지한다.

g) 아날로그 신호가 일정하면, 각 표본에 변화가 없으므로 비교기는 0과 1
 사이를 전환한다.
h) 비교기는 D/A 변환기 출력에 나타나는 이전의 표본과 현재의 아날로그
 표본을 비교하므로, D/A 변환기의 출력은 항상 1 클록 주기가 느리다.
4. 펄스 부호 변조




     델타 변조기 A/D 변환기의 파형들
4. 펄스 부호 변조
 델타 복조기




  델타 복조기는 실제로 D/A 변환기의 일종이다.
  직렬 데이터 신호는 업-다운 카운터를 제어한다.
  클록은 업/다운 카운터가 계단을 밟도록 한다.
  업/다운 카운터는 D/A 변환기를 구동 시킨다.
  D/A 변환기는 계단 근사를 재생한다.
  LPF는 계단을 제거하고 파형을 원래 형태로 평탄하게 한다.
4. 펄스 부호 변조
(3) 컴팬딩(companding)

 컴팬딩(companding)이란?
  ; 음성 신호의 전송에서 신호의 품질을 개선시키기 위해 일그러짐과
  잡음 문제를 극복하는 방안으로 신호를 압축하고 신장하는 과정이다.


 전화 시스템에서 음성 진폭 레벨의 범위는?
 음성 신호의 가장 큰 진폭 첨두와 가장 작은 진폭 첨두가 1,000 : 1로
 60dB 범위이다.
 대부분 대화는 낮은 레벨로 이루어지며 사람의 귀는 저-진폭 범위에서
 가장 민감하다.
4. 펄스 부호 변조

 저-레벨 신호의 단점
 양자화 오차가 비교적 크다.

  ⇒ 증가된 양자화 오차는 소리를 왜곡시키거나 일그러진 소리 재생

 잡음에 영향을 받기 쉽다.

  ⇒ 잡음은 저-레벨 신호를 간섭하는 공전(static)이며, 신호 식별 곤란

 양자화 오차와 잡음의 문제 극복 방안

  ⇒ 컴팬딩(Compressing & Expanding) 사용
4. 펄스 부호 변조
 압축(Compressing)
 시스템의 송신단에서 전송하고자 하는 음성 신호를 압축하여 동적 범위
 를 줄인다. 이때, 저-레벨 신호는 강조되고, 고-레벨 신호는 덜 강조된다.
 저-레벨에서 작은 양자화 단계, 고-레벨에서 큰 양자화 단계가 되도록
 하는 비균일 양자화 단계의 방법으로 디지털적으로 압축한다.


 신장(Expanding)
 시스템의 수신단에서 복원된 신호는 저-레벨 신호를 덜 강조하고 고-레벨
 신호를 강조하는 신장기 회로에 공급된다.

 신장기에 의해서 전송된 신호가 원래의 상태로 되돌아 간다.
4. 펄스 부호 변조
 압축과 신장 곡선
4. 펄스 부호 변조
 아날로그 방식의 압축회로는 낮은 입력 전압에서 높은 증폭기의 이득,
  높은 입력 전압에서 낮은 증폭기 이득을 생성하는 비선형 증폭기 사용
 압축은 음성 신호의 동적 범위를 1,000 : 1의 통례적인 비율을 대략 60 : 1
  로 크게 감소시킴
 압축도는 압축 증폭기의 이득 특성으로 조절 가능하며, 이 경우에 60-dB
  음성 범위를 30-dB까지 감소 가능
 압축은 양자화 오차와 잡음 영향을 최소화하는 것뿐만 아니라 음성신호의
  동적 범위를 더욱 낮추어, 음성신호의 디지털화하는데 필요한 이진 비트의
  수를 더 적게 생성
 64 : 1 의 전압비는 실제 7-비트 A/D 변환기 사용
 디지털 방식은 단순히 비선형 A/D 변환기를 사용하여 높은 레벨에서 보다
  낮은 레벨에서 상당히 많은 양자화 단계를 제공하여 압축을 제공하고,
  수신단에서 압축과 반대의 보상을 하는 신장 효과를 제공하기 위해 짝을
  이루는 비선형 D/A 변환기를 사용 => 현재 대부분의 컴팬딩 방식
4. 펄스 부호 변조
 전화 시스템에서 사용되는 두 가지 기본적인 컴팬딩의 유형
 μ-법칙(μ-law) : 미국과 일본의 전화 시스템에 사용
 A-법칙(A-law) : 유럽 전화망에서 사용




       여기서, Vout = 출력 전압
            Vm = 최대 가능한 입력 전압
            Vm = 입력 전압의 순시값

 A = 87.6,   u=
255
4. 펄스 부호 변조
< 예제 3 >
최대 전압 범위가 1V이고 μ가 255인 컴팬더의 입력 전압은 0.25V이다.
출력 전압과 이득은 얼마인가?




컴팬더에 대한 입력이 0.8V이다. 출력 전압과 이득은 얼마인가?




 컴팬더의 이득은 높은 입력 전압에서보다 낮은 입력 전압에서 더 크다.
4. 펄스 부호 변조
(4) 코덱(CODEC)

  코덱(codec)은 전화 시스템에서 통신 링크의 각 종단에는
  하나씩 사용된다.
  코덱은 A/D와 D/A 변환, 컴팬딩, 직렬-병렬 및 병렬-직렬
  변환과 같은 관련 기능들이 하나의 LSI(large-scale IC) 칩
 에
  의해서 처리된다.
  대부분의 코덱은 CMOS(complementary metal oxide
    semiconductor)로 제조되며, 16-핀 DIP(dual inline
 package)
4. 펄스 부호 변조
 코덱의 구성
4. 펄스 부호 변조
아날로그 입력은 S/H 증폭기에 의해서 8kHz 비율로 표본화 된다.

표본들은 연속 근사형 A/D 변환기로 양자화 된다.

A/D 변환기에서 디지털적으로 압축이 이루어진다.

병렬 A/D 변환기의 출력이 대개 디지털 다중화기의 한 입력으로 들어가는

 직렬 데이터 출력을 생성하기 위해 쉬프트 레지스터로 보내진다.

직렬 디지털 입력은 일반적으로 디지털 역다중화기에서 얻어진다.

클록은 직렬-병렬 변환을 위해 음성을 나타내는 이진 워드들을 쉬프트

레지스터로 이동시킨다.

8-비트 병렬 워드는 디지털 신장 기능을 내장하고 있는 D/A 변환기로 보내

지고, 아날로그 출력은 버퍼 증폭기를 통해 완충되며 외부적으로 여과된다.
4. 펄스 변조(pulse modulation)
 펄스 변조
 전송하려는 정보를 표현하기 위해서 이진 펄스를 변경시키는 과정이다.

 반송파는 연속적으로 전송되지 않지만, 변조에 대응하는 지속시간과 진
 폭을 갖는 짧은 버스트(burst)로 전송된다.
 반송파가 버스트 보다 더 긴 시간 동안 off에 있도록 반송파의 듀티 사이
 클(duty cycle)을 대개 짧게 만들어진다.


 펄스 변조의 이점
 순간 첨두 전력은 높지만 평균 반송파 전력을 낮게 유지해 준다.

 주어진 평균 전력에 비해 첨두 전력 펄스는 더 장거리를 전달할 수 있다.
 시스템에서 어떤 잡음을 더 효과적으로 극복할 수 있다.
4. 펄스 변조(pulse modulation)
 펄스 변조의 유형
4. 펄스 변조(pulse modulation)
① 펄스 진폭 변조(PAM, pulse-amplitude modulation)
 진폭이 아날로그 신호에 따라 변하고, 일정 폭을 갖는 일련의 펄스이다.
 펄스는 대개 표본화 주기에 비해 매우 좁다. (듀티 사이클이 낮다)
 장점 : 가장 간단하고, 구현하는데 가장 저렴하다.
 단점 : - 펄스의 진폭이 변하므로 잡음에 훨씬 취약하다.
       - 잡음 제거하기 위해서 클리핑 기술이 사용될 수 없다.
        ⇒ 클리핑 기술을 사용하면 변조가 제거된다.

② 펄스 폭 변조(PWM, pulse-width modulation)

 아날로그 신호의 진폭에 따라 펄스의 폭 또는 지속시간이 변한다.
 낮은 아날로그 전압에서 펄스 폭이 좁고, 높은 진폭에서 폭이 더 넓어지
  며, 진폭이 단지 두 레벨만을 갖는 이진수이다.
 펄스 변조의 모든 이점을 제공한다.
4. 펄스 변조(pulse modulation)
 ③ 펄스 위치 변조(PPM, pulse-position modulation)
  아날로그 신호의 진폭에 따라서 펄스의 위치가 바뀐다.
  펄스 폭이 매우 좁다.
  기저대역 형태로 전송될 수 있으나, 대부분의 응용에서 고주파 무선 반
   송파를 변조하며 펄스가 반송파를 on과 off시킨다.
  펄스 변조의 모든 이점을 제공한다.

  펄스 변조 기술의 현황
  1950년대 말과 1960년대에 군용 미사일 개발과 우주 프로그램의 결과
   로 개발이 촉진
  원격계측(telemetry) 시스템에 널리 사용
  - 원격 미사일과 우주선에서 온도, 속도, 가속도, 압력과 같은 물리적 특
    성들을 감시
 - 모형 비행기, 보트, 자동차 등을 원격제어의 목적으로 사용
  오늘날 펄스 변조 기술은 PCM과 같은 향상된 디지털 기술로 대체됨
4. 펄스 변조(pulse modulation)
(1) PAM
 표본화(sampling)이란?
 짧은 시간 동안 아날로그 신호를 바라보는 과정으로, 표본화 구간 동안
  에 아날로그 신호의 진폭이 전달되거나 저장되도록 허용한다.
 주기적인 비율로 아날로그 신호의 많은 수의 표본을 취하면, 아날로그
  신호에 포함된 정보의 대부분이 전달된다.
 얻어진 신호는 아날로그 신호의 변화에 따라 진폭이 변하는 일련의
  표본이나 펄스들이다.
4. 펄스 변조(pulse modulation)
 표본화 율
 표본화율은 신호가 적절히 표현되도록 하기 위해서 원래 신호의 최고

 주파수 성분의 최소 2배 이상이어야 한다.(나이퀴스트 율)

 표본화율이 높을수록 정보의 표현은 더 좋아진다.

 실제의 표본화율은 응용에 따라 결정되나, 일반적으로 아날로그 신호의
 최고 주파수 성분의 3∼10배이다.


(ex) 전화 통신에서 음성 성분의 상위 주파수 값은 3kHz로 가정하면,
 - 나이퀴스트 표본화 율 : 2×3 kHz 또는 6kHz
 - 실제 표본화 율 : 8kHz (파형의 복잡성 때문에)
4. 펄스 변조(pulse modulation)
 PAM 변조기




비안정 클록 발진기는 폭이 고정된 좁은 펄스를 발생하는 원-슈트 멀티
 바이브레이터(one-shot multivibrator)를 구동 시킨다.
원-슈트 멀티바이브레이터에서 발생된 펄스는 게이트 회로(다이오드,
 BJT, FET 등으로 구성되는 스위치)에 인가된다.
클록이 사이클 당 한번씩 원-슈트를 트리거(on)할 때, 게이트는 짧은 시간
 동안 열려서 아날로그 신호가 통과하고, 원-슈트 신호가 OFF일 때, 게이
트
 는 닫히고 게이트에 인가된 아날로그 신호는 통과하지 못한다.
4. 펄스 변조(pulse modulation)
 PAM의 복조
전송된 펄스로부터 원래의 정보를 복원하기 위해서 전송된 펄스가 LPF

 를 통과하도록 하여야 한다.

LPF의 상한 차단 주파수는 아날로그 신호에 포함된 최고 주파수 성분을

 통과시키도록 선택되어야 한다.

결과적으로, 펄스들은 실제로 원래 전송된 신호와 동일한 정보 내용인

 연속적인 아날로그 신호로 매끄럽게 된다.

필터링 과정은 간단한 AM 다이오드 검파기에서 사용된 것과 유사하다.
4. 펄스 변조(pulse modulation)
(2) PWM
 기본적인 PWM 생성 과정




 일정한 주파수의 클록 발진기가 PWM 변조기를 구동 시킨다.
 PWM 변조기에 대한 다른 입력은 아날로그 정보 신호이다.
 변조기의 출력은 변조 신호에 따라서 클록 펄스의 폭이 변하는 신호이다.
 전형적인 변조기는 아날로그 입력신호에 의해서 펄스 지속시간이 변경
 될 수 있는 단안정 또는 원-슈트 멀티바이브레이터이다.
4. 펄스 변조(pulse modulation)
 PWM 신호의 변조
4. 펄스 변조(pulse modulation)
1) PWM 변조기는 원-슈트 M/V로써 접속된 555 타이머 IC이다.
2) F/F은 처음에 Set 상태로 출력이 high이고, pin 3의 인버터 출력은 0이다.
3) F/F은 Q1을 on로 만들어 외부 커패시터 C1을 단락시켜 충전을 방해한다.
4) Clock으로부터 트리거 펄스가 발생할 때, 아래쪽 비교기가 상태를 바꾸
고
  F/F을 Reset시킨다.
5) Pin 3의 PWM 출력은 high로 가고, Q1이 off되어 커패시터 C1이 충전한다.
6) Q2 및 그와 관련된 부품들은 커패시터를 충전시키는 정전류원을 형성한
  다. 일정한 충전 전류를 사용하여 커패시터 양단의 전압이 선형 램프
  (linear ramp)가 된다.
7) 커패시터는 위쪽 비교기의 드레스홀드(입력신호 전압)를 초과할 때까지
  계속 충전된다.
8) 커패시터의 충전 전압이 입력 신호 전압을 초과할 때 F/F은 Set된다. 그리
  고 출력 펄스는 low로 가고 Q 이 on되어 커패시터가 단락되어 방전한다.
4. 펄스 변조(pulse modulation)
출력 펄스의 지속시간은 커패시터의 충전 시간에 의해 결정되며, 차례로
 이것은 입력 신호의 진폭에 의해서 결정된다.
입력 신호가 클수록 위쪽 비교기의 드레스홀드 전압이 더욱 높아지고,
 커패시터는 더 오랫동안 충전한다.
따라서, 출력 펄스 지속시간은 아날로그 입력의 진폭에 직접 비례한다.
4. 펄스 변조(pulse modulation)
 PWM 신호의 복조

복조 회로는 펄스를 평균화 하는 간단한 LPF이다.

좁은 폭의 펄스 주기 동안에 필터 출력의 평균 전압은 낮고, 넓은 폭 펄스
 구간 동안에 평균 출력은 높다.

필터는 폭이 변하는 펄스들을 원래의 아날로그 신호로 매끄럽게 한다.
4. 펄스 변조(pulse modulation)
(3) PPM



                        (a) PPM 변조기




                        (b) PPM 파형들
4. 펄스 변조(pulse modulation)
 PPM 신호의 생성
 PPM 신호는 PWM 변조기에 간단한 회로를 추가하여 쉽게 얻어진다.
 PWM 신호는 매우 폭 좁은 양과 음의 펄스들을 생성하는 RC 미분기를
 통과한다.
 반파 다이오드 정류기는 양의 펄스를 잘라내게 되고, 음의 펄스가 원-슈
 트 멀티바이브레이터를 트리거 하는데 사용하도록 한다.
 원-슈트는 펄스 위치가 변조 신호에 따라 결정되는 일정-진폭 및 일정-
 폭을 갖는 펄스들을 발생한다.
 원-슈트 출력이 PPM 신호이다.
4. 펄스 변조(pulse modulation)
(4) 펄스 변조의 전망
 3가지 펄스 변조 기술들은 대부분 PCM 방법으로 대체되었지만, 아직도
 전자공학에서 여전히 사용되며 통신용보다는 제어용으로 사용된다.

 PWM은 전원공급 스위칭 조절기와 모터속도 제어회로에 널리 사용된다.

 PPM은 현대 전자공학에서는 거의 사용되지 않는다.

 PAM은 시분할 다중화 방법에 적합하므로 여전히 사용되고 있다.
5. 디지털 신호 처리
(1) DSP의 개념
 DSP는 디지털 신호에 관한 처리를 수행하는데 빠른 디지털 컴퓨터를
  사용하는 것으로, 초고속 31-비트 RISC(reduced instruction set
computing)
  프로세서가 특히 DSP에 적합하다.
5. 디지털 신호 처리
1) 처리하고자 하는 아날로그 신호는 A/D 변환기에 공급되어 일련의 이진수
   로 변환된 후에 RAM에 저장된다.




 2) 데이터에 관한 수학적인 처리 및 다른 처리들은 대개 ROM에 저장된
    프로그램에 의해 수행한다.
5. 디지털 신호 처리
3) 대부분의 디지털 처리는 입력이 발생함과 동시에 출력이 생성되는
 실시간으로 실행되는 복잡한 수학적인 알고리즘들을 포함한다.

4) 실시간 처리를 하려면 프로세서는 한 표본에 관한 모든 계산이 다음
 표본이 들어오기 전에 수행될 수 있도록 아주 빨라야 한다.

5) 처리는 또 다른 데이터 워드의 집합을 초래하며, 또한 RAM에 저장
 되고, 그것들은 디지털 형태로 사용되거나 전송될 수 있다.

6) 또한, 아날로그 신호로 다시 변환되는 D/A 변환기로 입력될 수 있다.
 그러면, 출력 아날로그 신호는 마치 아날로그 회로에 의해 처리된
 것처럼 보인다.
5. 디지털 신호 처리
(2) DSP 프로세서
 컴퓨터와 마이크로프로세서의 구조
 ⇒ 폰 노이만 구조(Von Neumann architecture)

 폰 노이만 구조의 주요 특징
 명령과 데이터가 공통적인 기억 공간(RAM, ROM)에 저장된다.
 메모리와 CPU 사이에 단지 하나의 경로만이 있으므로, 단지 하나의
 데이터 또는 명령 워드가 한번씩 접근할 수 있다.
 ⇒ 실행 속도를 크게 제한시키는 단점으로 폰 노이만 병목현상
   (Von Neumanm bottleneck)이라 함
5. 디지털 신호 처리
 DSP 마이크로프로세서의 구조
 ⇒ 하바드 구조(Harvard architecture)

 하바드 구조 마이크로프로세서의 특징
 일반적으로 프로그램 또는 명령 메모리인 ROM과 데이터 메모리인
 RAM의 두 가지 메모리가 있다.

 메모리들 사이에 CPU로 들어가고 나오는 두 개의 데이터 경로가 있다.

 명령과 데이터를 둘 다 동시 접근이 가능하여 고속 연산이 가능하다.
5. 디지털 신호 처리
 DSP 마이크로프로세서의 기능
DSP에 대한 일반적인 수학적 연산을 수행한다.
대부분의 DSP는 RAM에 저장된 데이터 워드에 관한 곱셈과 덧셈 연산
 들의 조합이다.
 DSP 프로세서는 훨씬 빠른 속도를 위해 덧셈과 곱셈을 단일 명령으로
  결합하고 있다.
DSP 마이크로프로세서는 클록 속도가 일반적으로 100 MHz까지 이다.
일부 DSP 프로세서는 단지 CPU 칩으로써 이용할 수 있으나, 다른 것들
 은 CPU을 데이터 RAM 및 프로그램 ROM과 함께 칩으로 결합하고 있
다.
DSP 마이크로프로세서는 A/D와 D/A 변환기 회로를 포함하고 있는 것
 도 있다.
원하는 처리 프로그램을 작성하여 ROM에 저장하였다면, 디지털 기술
에
5. 디지털 신호 처리
(3) DSP의 응용
 필터링
 대역통과, 저역통과, 고역통과, 대역제거 필터 동작 수행 프로그램
 등가의 아날로그 필터보다 우수한 특성( 선택도 향상, 위상 응답의 용이
  한 제어)

 압축
 데이터 압축은 주어진 아날로그 신호를 표현하는데 필요한 이진 워드의
 수를 줄이는 과정이다.
 데이터는 100의 인자까지 압축될 수 있으며, 압축된 데이터는 저장되거
  나 전송된다.
 데이터 통신의 경우에 압축은 데이터를 전송하는데 필요한 시간을 크게
  감소시킨다.
 압축된 데이터는 필요할 때 다시 압축을 풀어야 한다.
5. 디지털 신호 처리
 스펙트럼 분석
 스펙트럼 분석(spectrum analysis)은 신호의 주파수 성분을 결정하기
  위하여 신호를 검사하는 과정이다.
 입력 신호의 실시간 신호 스펙트럼 분석
 - 이산 푸리에 변환(DFT, discrete Fourier transform) 알고리즘
 - 고속 푸리에 변환(FFT, fast Fourier transform) 알고리즘

 기타 응용
 아날로그 회로가 할 수 있는 거의 모든 것
 (ex) 위상 편이, 등화, 신호 평균화 등
 신호(음성과 음악) 합성
 팩스, CD 플레이어, 모뎀, 일반적인 전자 제품, 일반적인 통신 수신기
5. 디지털 신호 처리
(4) DSP의 동작

 DSP 필터의 종류
1) 유한 임펄스 응답(FIR, finite impulse response) 필터

   ; 이는 비순환 필터로 출력이 과거 입력 표본뿐만 아니라 현재 입력
   표본의 곱의 합(sum of product)에 대한 함수로 계산된다.

2) 무한 임펄스 응답(IIR, infinite impulse response) 필터

   ; 이는 피드백을 사용하는 순환 필터로 각각의 새로운 출력 표본이
    현재의 출력과 과거의 표본들(입력)을 모두 사용하여 계산된다.
5. 디지털 신호 처리
  FIR 필터의 알고리즘의 수학적 표현




  FIR 필터의 처리 알고리듬의 블록도
5. 디지털 신호 처리
 X(n) : RAM에서 나오는 입력 데이터 표본, n ; 표본 번호
 지연(DELAY) : 지연선(신호나 표본을 일정한 시간동안 지연시키는 회로)
  - 실제로 지연은 없다.
  - 지연 블록의 출력은 일련의 지연과 동등한 표본화 율로 연속해서
   나타나는 순차적인 표본이다.
 hn : 이 계수들은 원하는 알고리즘과 필터의 유형에 따라서 결정된다.
  - 표본들에 적절한 계수를 곱한 후에 표본들을 합한다.

 출력 y는 첫 번째와 두 번째 표본들이 더해지고, 이 합이 다음 표본에 더해
  지고, 그 합이 다음 표본에 더해지는 방법으로 진행되며, 그 결과는 서로
  다른 표본들의 곱의 합으로 이루어진 값이다.
  - 이 새로운 데이터 표본은 RAM에 저장되고, 새로운 데이터 블록은
    D/A 변환기로 보내져서 필터링된 아날로그 신호를 출력한다.
5. 디지털 신호 처리
 FFT의 시간 축출(DIT, decimation in time)
 입력에서의 x(n)의 값은 3개의 단에서 처리되는 표본이다.
 첫 번째 단계에서,
    ; 소위 나비 연산(butterfly operation)이 표본의 쌍에 대해 수행된다.
      일부의 표본은 상수가 곱해진 다음에 합해진다.
 두 번째 단계에서,
    ; 일부의 출력에 상수가 곱해지고, 소위 그룹(group)이라고 하는 새로
운
     합의 쌍들이 형성된다.
 세 번째 단계에서,
    ; 단계(stages)로 불리는 최종 출력을 생성하기 위하여 유사한 처리가
     수행된다.
 이 출력은 주파수 영역의 새로운 값들로 변환된다.
5. 디지털 신호 처리
5. 디지털 신호 처리
 FFT 스펙트럼 분석의 출력 그래프
 주파수가 0인 성분은 신호의 DC 성분을 수직선으로 표현
 1은 신호를 이루는 기본 정현파의 진폭
 2, 3, 4 등의 다른 값들은 고조파의 진폭들
 각 고조파에 대한 정현파의 위상각의 음의 값은 위상 반전(180°) 표현

				
DOCUMENT INFO
Shared By:
Categories:
Tags:
Stats:
views:174
posted:7/27/2012
language:Korean
pages:103