Nomor 4

Document Sample
Nomor 4 Powered By Docstoc
					4. Perbandingan RICS dengan CICS

        Arsitektur RISC harus menggunakan area chip yang disimpan dengan tidak
menggunakan instruksi yang kompleks decoder dalam menyediakan sejumlah besar dari
register CPU, eksekusi tambahan unit, dan cache instruksi. Penggunaan sumber daya ini
menyebabkan penurunan lalu lintas antara prosesor dan memori. Di sisi lain, arsitektur
CISC dengan instruksi lebih kaya dan lebih kompleks, akan membutuhkan sejumlah kecil
instruksi RISC daripada rekan nya.

       RISC dan CISC berbeda terutama dalam strategi RISC arsitektur akan gagal
untuk melakukan hal yang sama dalam arsitektur CISC dan wakilversa.

Untuk lebih jelas, dapat dilihat perbandingannya dalam tabel berikut ini :

             Application    MIPS CPI      VAX CPI       CPI     Instruction
                             (RISC)        (CISC)       Ratio      ratio
             Spice 2GB        1.80           8.02       4.44       2.48
             Matrix300        3.60          13.81       4.51       2.37
             Nasa7            3.01          14.95       4.97        2.0
             Espresso         1.06           5.40       5.09       1.70


        Dalam segi karakteristik kita dapat membandingkan RISC dengan CISC

           Characteristic                   VAX-11                 Barkeley RISC-1
                                            (CISC)                     (RISC)
 Nomor Instruksi                              303                          3
 Ukuran Instruksi (bit)                     16-456                        32
 Model Pengalamatan                            22                          3
 Nomor Tujuan Umum register                    16                        138


Sejumlah ringkasan fitur dari RISC dan CISC

                                       Motorola      Alpha AXP       Pentium    Power
                                         881 10        21264                    PC 601
          Company                      Motorola    Compaq(DEC)      Intel      IBM
          Architecture                 RISC        RISC             CICS       RISC
          #Registers (I)               32          80               64         32
          Cache I/D                    8/8 Kb      64/64 Kb         8/8 Kb     32
          #Registers (GP/FP)           32/32       31/31            8/8        32/32
          #Inst/cycle                  2           1                2          3
          #Pipelines (I/FP)            NS          4/2              5/8        4/6
          Multiprocessing Support      No          Yes              Yes        Yes

				
DOCUMENT INFO
Shared By:
Categories:
Tags:
Stats:
views:2
posted:2/11/2012
language:
pages:1