FLIP-FLOPS
Apresentação:
BIESTÁVEIS OU FLIP-FLOPS
Os flip-flops são os circuitos seqüenciais mais elementares e possuem a
capacidade de armazenar a informação neles contida. Representam a unidade elementar
de memória de 1 bit (binary digit), ou seja, funcionam como um elemento de memória
por armazenar níveis lógicos temporariamente. São chamados de biestáveis porque
possuem dois estados lógicos estáveis, geralmente representados por “0” e “1”. Este
conceito simples é a base da RAM (memória de acesso randômico) dos computadores, e
também possibilita a criação de uma ampla variedade de circuitos úteis.
Fig. 01 – Esquema de um Flip-Flop.
Os filp-flops dividem-se em:
1. RS;
2. D;
3. T;
4. JK;
5. JK Master-Slave.
1
FLIP-FLOPS
1. Flip-Flop RS
Apresenta 3 entradas: R (Reset), S (Set) e CK (Clock). Esta última determina
através de um sinal externo o instante da atualização das saídas. Para um
seqüenciamento no tempo, os flip-flops necessitam de um sinal externo de entrada
chamado pulso de clok (relógio).
Fig. 02 – Flip-Flop RS.
Fig. 03 – Caixa preta do RS.
Tabela verdade do RS:
CK R(t) S(t) R’(t) S’(t) Q(t+1)
1 0 0 1 1 Q(t)
1 0 1 1 0 0
1 1 0 0 1 1
1 1 1 0 0 *
0 X X 1 1 Q(t)
2
FLIP-FLOPS
Quando a entrada CK é 0, as saídas Q e Q’ permanecem inalteradas,
independentemente das variações das entradas R ou S. Caso contrário, as entradas R e S
podem definir as saídas Q e Q‘.
2. Flip-Flop D
O nome deve-se a ‘data’ (dado, em inglês). Este flip-flop transfere a
sua entrada para a saída.
Fig. 04 – Esquema do D.
Fig. 05 – Caixa preta do D.
Tabela de transição do Flip-Flop D:
0
1
D(t) 0
1
Q(t) 0
1
Q(t+1)
Este flip-flop é o melhor exemplo de uma memória, uma vez que o dado na
entrada D(t) é armazenado na saída Q(t+1).
3
FLIP-FLOPS
3. Flip-Flop tipo T
Fig. 06 – esquema simples do flip-flop T.
A denominação “T” deve-se a “Toggle”, que no flip-flop T está associado a
mudança (Q(t)), sempre que a entrada T(t) estiver em 1.
Símbolo:
Fig. 07 – símbolo do flip-flop T.
Tabela de transição:
1
0
Q(t) 1
0
Q(t+1) 1
X
0
S(t) X
1
0
R(t)
Tabela de função:
É obtida a partir da tabela de transição para uma mesma entrada T(t).
T(t) Q(t+1)
0 Q(t)
1 Q(t)’
4
FLIP-FLOPS
Tabela de excitação:
T(t) Q(t) Q(t+1)
0 0 0
0 1 1
1 0 1
1 1 0
Observa-se na tabela de função que se T(t)=0, o próximo estado será igual ao
estado anterior, ou seja, nada acontece na saída. Porém, se T(t)=1, a saída será
complementada. Esta característica confere ao flip-flop a capacidade de divisão por 2.
4. Flip-Flop tipo JK
Fig. 08 – esquema de circuito interno do flip-flop JK.
A tabela de transição do flip-flop JK é praticamente igual a tabela do flip-flop
RS síncrono, com exceção da situação em que J=K=”1” em que, logo que o pulso CK
muda de “0” para “1” as saídas Q e Q’ se complementam, ou seja, passam de “0” e “1”
para “1” e “0” respectivamente ou vice-versa. Esta complementação das saídas e a
realimentação às portas lógicas de entrada provocam sucessivas complementações
(oscilação) enquanto o nível de clock CK encontra-se em “1”. Tal característica também
existe no flip-flop T.
5
FLIP-FLOPS
Tabela de transição:
J(t) K(t) Q(t) Q(t+1)
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Tabela de função:
É obtida a partir da tabela de transição para um mesmo par J(t) K(t).
J(t) K(t) Q(t+1)
0 0 Q(t)
0 1 0
1 0 1
1 1 Q’(t)
Tabela de excitação:
Q(t) → Q(t+1) J(t) K(t) A oscilação encontrada quando J=K=”1” não
0 0 0 x
é desejável, pois o flip-flop torna-se instável (não
biestável).
0 1 1 x
1 0 x 1
1 1 x 0
6
FLIP-FLOPS
Fig. 09 – Diagrama de tempos do flip-flop JK.
5. Flip-Flop JK Master Slave
Quando da transição de 0 para 1 do sinal de clock, o master flip-flop (flip-flop
mestre) é habilitado e sofre transição de acordo com as entradas RS e o slave flip-flop
(flip-flop escravo) é desabilitado, ou seja, Q(t + 1) = Q(t).
Na transição de 1 para 0 do clock, o flip-flop master é desabilitado e o slave,
habilitado, sofrendo transição de acordo com a saída do master.
Fig. 10 – esquema ilustrativo de flip-flop JK master-slave.
Pode-se notar que a transição final ocorre após a transição de 1 para 0, isto é, no
final do pulso do clock. No flip-flop master-slave uma transição ocorre durante toda a
duração do clock.
7
FLIP-FLOPS
Fig. 11 - Circuito Ilustrativo.
Suas características marcantes são:
Um clock (relógio) comum utilizado para todos os flip-flops do sistema;
Os dados de entrada dos flip-flops podem ser derivados inteiramente ou em
parte das saídas de outros flip-flops.
Tabela de Entradas e Saídas do Flip-Flop MS
ENTRADAS SAÍDAS
CLR CLK J K Q(t+1) Q(t+1)
L X X X L H
H L L Q Q
H H L H L
H L H L H
H H H comuta Comuta
Fig. 12 – diagrama de tempo para ilustra o tempo de atraso.
8
FLIP-FLOPS
O intervalo de tempo entre a aplicação dos sinais nas entradas S e R até a
atualização das saídas Q e Q’ é chamado de tap – tempo de atraso de propagação.
Convém observar que antes dos valores nas saídas se estabilizarem pode ocorrer uma
mudança momentânea dos valores, como no exemplo acima: num instante entre “t” e
“t+1” as duas saídas Q e Q’ possuem o mesmo valor “1”. Apesar dos circuitos
eletrônicos atuais de flip-flops alcançarem uma velocidade muito alta de atualização das
saídas (tap muito pequeno) é necessário um sincronismo entre o flip-flop e os circuitos
ligados às suas saídas para que estes não detectem este estado momentâneo de
instabilidade.
9