Embed
Email

??????? (Latch and Flip-Flop)

Document Sample
??????? (Latch and Flip-Flop)
Shared by: HC111211033216
Categories
Tags
Stats
views:
66
posted:
12/10/2011
language:
pages:
49
閂鎖器與正反器

(Latch and Flip-Flop)

組合邏輯電路(Combinational Logic):

輸出的信號完全由輸入信號來決定。

序向邏輯電路(Sequential Logic):

輸出的信號是由輸入信號與電路本身的狀態

來共同決定,電路中的記憶體記憶電路的狀

態。邏輯電路的記憶體以正反器為主。

正反器(Flip-Flop)的種類:

1, S-R 正反器。



2, J-K 正反器。



3, D type 正反器。



4, T type 正反器。



5, 主僕式正反器。

1, RS閂鎖器(NAND)









(a) 邏輯電路圖









( b) 波形圖

2. RS閂鎖器(NOR)









(a) 邏輯電路圖









( b) 波形圖

S R 次狀態輸出 Qn1



R Q 0 0 Q n

記憶



0 1 0 清除

S Q

1 0 1 設定



1 1 X 無效



(a) 邏輯符號

(b) SR Flip Flop真值表

3,有致能控制的RS閂鎖器

NAND2

S INPUT NAND2

VCC

OUTPUT Q

inst2

inst





CP INPUT

VCC







NAND2

NAND2

OUTPUT Qb

R INPUT

VCC inst1

inst3





(a) 邏輯電路圖









( b) 波形圖

CP S R 次狀態輸出 Qn1



0 X X Q n

狀態不變



R Q 1 0 0 Q n

記憶

CP

1 0 1 0 清除

S Q

1 1 0 1 設定



1 1 1 X 無效



(a) 邏輯符號

(b) 時脈 SR 真值表

時脈 現狀態輸出 輸入 次狀態輸出



CP Q n S R Qn 1







0 0 X X 0

0 1 X X 1

1 0 0 0 0

1 0 0 1 0

1 0 1 0 1

1 0 1 1 X(不允許)

1 1 0 0 1

1 1 0 1 0

1 1 1 0 1

1 1 1 1 X(不允許)



時脈控制 SR 正反器真值表

正反器之觸發(Triggered)



正緣 負緣









正緣與負緣時脈訊號

觸發信號產生器

正緣觸發SR正反器.

NAND2

S INPUT NAND2

VCC

OUTPUT Q

trig inst1

inst3

CLK INPUT

VCC CP A





NAND2

inst NAND2

OUTPUT Qb

R INPUT

VCC inst4

inst2





(a) 邏輯電路圖









( b) 波形圖

負緣觸發SR正反器.

NAND2

S INPUT NAND2

VCC

OUTPUT Q

ntrig inst1

inst3

CLK INPUT

VCC CLK CP





NAND2

inst NAND2

OUTPUT Qb

R INPUT

VCC inst4

inst2





(a) 邏輯電路圖









( b) 波形圖

SR F.F. 邏輯符號





S Q S Q



CLK CLK



R Q R Q





(a)正緣觸發邏 (b)負緣觸發邏

輯符號 輯符號

SR F.F. 真值表與激勵表









特性方程式: Qn 1  S  RQn

JK Flip-Flop 電路









(a) 邏輯電路圖









( b) 波形圖

JK F.F.邏輯符號





J Q J Q

CLK CLK



K Q K Q



(a)正緣觸發邏 (b)負緣觸發邏

輯符號 輯符號

JK F.F. 真值表與激勵表









特性方程式: Qn1  J Qn  KQn

D type F.F.電路

NAND2

D INPUT NAND2

VCC

OUTPUT Q









NOT

inst5

inst2

inst

trig



CLK INPUT

VCC CP A

NAND2

NAND2

OUTPUT Qb



inst4 inst1

inst3





(a) 邏輯電路圖









( b) 波形圖

D type F.F.邏輯符號





D Q D Q

CLK CLK



Q Q



(a)正緣觸發邏 (b)負緣觸發邏

輯符號 輯符號

D type F.F. 真值表與激勵表









特性方程式: Qn 1  D

T type F.F.電路圖

VCC





TFF

INPUT

PRN OUTPUT

T T Q Q

VCC

CLK INPUT

VCC



CLRN

inst





VCC









(a) 邏輯電路圖









( b) 波形圖

T type F.F. 真值表與激勵表









特性方程式: Qn1  TQn  T Qn

主僕式JK正反器



OUTPUT X

JKFF JKFF

INPUT

PRN PRN OUTPUT

J J Q J Q Y

VCC

CLK INPUT

VCC

K INPUT NOT

VCC K K

CLRN CLRN

inst inst2 inst1



NOT



inst3

模擬波形

序向邏輯電路設計步驟



1,使用狀態圖表示電路功能.



2,根據電路需求,決定所需的要的正反器種類及數量



3,把狀態圖用狀態表來表示,並寫出其激勵表.



4, 使用卡諾圖化簡,求其最簡電路.



5, 劃出其邏輯電路.

狀態圖



狀態圖(State Diagram)是以圖形來描述序向邏輯電路

之狀態轉換過程、輸入與輸出之間關係。





輸入/輸出

x/y

A B

狀態轉移方向

狀態名稱

For example 1:

設計一個MOD8的計數器. (0~7)



1, 其狀態圖如下:

2, 需要3個正反器,我們選用D type



Flip-Flop來設計此電路.

3,狀態表,激勵表及卡諾圖

4, 卡諾圖化簡









Dc  Qc QbQa  Qc Qb  Qc Qa

Db  Qb Qa  Qb Qa

Da  Qa

5, 邏輯電路圖

6, 模擬波形

2a, 我們選用 JK Flip-Flop來設計

此電路.

3a, 狀態表,激勵表及卡諾圖

4a, 卡諾圖化簡









J c  K c  Qb Q a J b  K b  Qa Ja  Ka  1

5a, 邏輯電路圖

6a, 模擬波形

For example 2:

試設計一電路,其計數方式為

13571 循環.

其狀態圖如下:

2, 需要3個正反器,我們選用 JK

Flip-Flop來設計此電路.

3, 狀態表,激勵表及卡諾圖

3, 狀態表,激勵表及卡諾圖









J c  Qb K c  Qb

Ka  0 Jb  Kb  J a  1

4, 邏輯電路圖

5, 模擬波形

2a, 我們選用 T type Flip-Flop來設計

此電路.

3a, 狀態表,激勵表及卡諾圖









Tc  Qb Tb  1 Ta  0

4a, 邏輯電路圖

5a, 模擬波形

H.W.:



1,設計一電路,可循環展示你/妳的學號.



2,有一序向邏輯電路具一輸入x與輸出y之變數,

當電路偵測到輸入訊號之序列為1011時,則電

路會在接收到最後一個1之同時,在輸出端得到

1之訓訊號,而在其他之情況,電路之輸出皆為

0,試繪出可實現上述序向邏輯電路。


Other docs by HC111211033216
Curriculum Modifier�s Toolkit
Views: 0  |  Downloads: 0
Libro de texto
Views: 2  |  Downloads: 0
Slide 1
Views: 0  |  Downloads: 0
Tesis1
Views: 1  |  Downloads: 0
JAG AIR MECHANICAL
Views: 1  |  Downloads: 0
A�o 4, N� 701
Views: 8  |  Downloads: 0
APROBACI�N DE ACTAS
Views: 30  |  Downloads: 0
By registering with docstoc.com you agree to our
privacy policy

You are almost ready to download!

You are almost ready to download!